特許
J-GLOBAL ID：200903068432530018
積層メモリ装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (4件)：
志賀 正武
, 渡邊 隆
, 村山 靖彦
, 実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2008-235606
公開番号（公開出願番号）：特開2009-071313
出願日： 2008年09月12日
公開日（公表日）： 2009年04月02日
要約：
【課題】積層メモリ装置を提供する。【解決手段】積層メモリ装置において、2つ以上のメモリ部と、メモリ部間に形成されたものであり、デコーダを有する能動回路部とを備える積層メモリ装置である。【選択図】図1A
請求項（抜粋）：
積層メモリ装置において、
2つ以上のメモリ部と、
前記メモリ部間に形成されたものであり、デコーダを有する能動回路部とを備えることを特徴とする積層メモリ装置。
IPC (6件)：
H01L 27/10
, G11C 11/22
, G11C 11/15
, G11C 13/00
, G11C 17/14
, H01L 27/00
H01L27/10 495
, H01L27/10 461
, G11C11/22 501Z
, G11C11/15 160
, G11C13/00 A
, G11C17/06 B
, H01L27/00 301A
, G11C11/15 100
5B125BA16
, 5B125BA17
, 5B125CA06
, 5B125CA30
, 5B125FA07
, 5F083CR11
, 5F083CR15
, 5F083FR01
, 5F083FZ10
, 5F083GA10
, 5F083HA10
, 5F083ZA12
, 5F083ZA30
出願人引用 (1件)
審査官引用 (9件)
全件表示
前のページに戻る
