特許
J-GLOBAL ID:200903068638309180
半導体集積回路装置
発明者:
,
出願人/特許権者:
代理人 (2件):
矢作 和行
, 野々部 泰平
公報種別:公開公報
出願番号(国際出願番号):特願2006-225798
公開番号(公開出願番号):特開2008-053313
出願日: 2006年08月22日
公開日(公表日): 2008年03月06日
要約:
【課題】熱緩衝領域を配置することなく発熱素子形成領域から回路形成領域への熱の影響を抑制することができ、チップ面積を有効活用した小型の半導体集積回路装置を提供する。【解決手段】一つの半導体チップに、回路形成領域31と発熱素子形成領域21a〜21cとを有してなる半導体集積回路装置であって、発熱素子形成領域21a〜21cに隣接して、回路形成領域31が配置されてなり、素子上パッド61w,61o,61od,62w,62o,62odが、発熱素子形成領域21a〜21cと回路形成領域31の境界に沿って当該境界を取り囲むようにして、発熱素子形成領域21a〜21cおよび/または回路形成領域31内に複数個配置されてなる半導体集積回路装置100〜108とする。【選択図】図1
請求項(抜粋):
一つの半導体チップに、能動素子による回路が形成された領域である回路形成領域と、周辺の前記回路形成領域における前記能動素子の発熱量に較べて大きな発熱量のパワー能動素子が形成された領域である発熱素子形成領域とを有してなる半導体集積回路装置であって、
前記発熱素子形成領域に隣接して、前記回路形成領域が配置されてなり、
金属層が露出した端子で、前記能動素子または前記パワー能動素子の上方に形成される素子上パッドが、前記発熱素子形成領域と前記回路形成領域の境界に沿って当該境界を取り囲むようにして、発熱素子形成領域および/または回路形成領域内に複数個配置されてなることを特徴とする半導体集積回路装置。
IPC (4件):
H01L 21/822
, H01L 27/04
, H01L 21/320
, H01L 23/52
FI (3件):
H01L27/04 A
, H01L21/88 T
, H01L27/04 E
Fターム (13件):
5F033UU01
, 5F033VV01
, 5F033VV07
, 5F033XX22
, 5F038BE07
, 5F038CA03
, 5F038CA05
, 5F038CA06
, 5F038CA07
, 5F038CA08
, 5F038CA10
, 5F038CA18
, 5F038EZ20
引用特許:
出願人引用 (10件)
全件表示
審査官引用 (4件)