特許
J-GLOBAL ID:200903072243414632

不揮発性半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 特許業務法人高橋・林アンドパートナーズ
公報種別:公開公報
出願番号(国際出願番号):特願2006-060332
公開番号(公開出願番号):特開2007-242736
出願日: 2006年03月06日
公開日(公表日): 2007年09月20日
要約:
【課題】CR遅延を抑制し、併せてメモリチップ多積層化時のコスト上昇を抑制し、チップ実装面積を縮小可能とする不揮発性半導体記憶装置を提供すること。【解決手段】本発明の不揮発性半導体記憶装置は、半導体基板と、前記半導体基板に形成された電気的に書き換え可能な複数のメモリセルを複数有し、マトリクス状に配置されたn(n≧2)個のメモリセルアレイを備える不揮発性半導体記憶装置であって、前記n個のメモリセルアレイが接続される複数のパッドを有するパッド部は、前記n個のメモリセルアレイのうち、少なくとも2つのメモリセルアレイの間に配置されることを特徴としている。【選択図】 図1
請求項(抜粋):
半導体基板に形成された電気的に書き換え可能な複数のメモリセルを複数有し、マトリクス状に配置されたn(n≧2)個のメモリセルアレイを備える不揮発性半導体記憶装置であって、 前記n個のメモリセルアレイが接続される複数のパッドを有するパッド部は、前記n個のメモリセルアレイのうち、少なくとも2つのメモリセルアレイの間に配置される不揮発性半導体記憶装置。
IPC (5件):
H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 27/115 ,  H01L 27/10
FI (4件):
H01L29/78 371 ,  H01L27/10 434 ,  H01L27/10 471 ,  H01L27/10 481
Fターム (27件):
5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083ER23 ,  5F083GA01 ,  5F083GA10 ,  5F083LA02 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083LA29 ,  5F083LA30 ,  5F083ZA21 ,  5F083ZA29 ,  5F101BA01 ,  5F101BB05 ,  5F101BD22 ,  5F101BD34 ,  5F101BF05
引用特許:
出願人引用 (3件) 審査官引用 (5件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平10-240420   出願人:株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平9-254987   出願人:株式会社日立製作所
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平9-220304   出願人:株式会社日立製作所
全件表示

前のページに戻る