特許
J-GLOBAL ID：200903073268219920

半導体記憶装置及びその製造方法

発明者：
松井 裕一

松井 裕一 について

, 
平谷 正彦

平谷 正彦 について

, 
武田 健一

武田 健一 について

, 
三木 浩史

三木 浩史 について

, 
久本 大

久本 大 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-064648
公開番号（公開出願番号）：特開2003-264236
出願日： 2002年03月11日
公開日（公表日）： 2003年09月19日
要約：
【要約】【課題】混載LSI適用して有効なMIM構造キャパシタを形成するためには、Cu電極上にTa2O5誘電体膜を形成することが望ましい。しかし、Cuは拡散係数が大きく、耐熱性や耐酸化性が低いため、キャパシタの電気的特性が劣化するという課題があった。【解決手段】Cu配線とTa2O5誘電体膜の間にTaからなる反応防止層を挿入することにより、Cuの拡散と酸化を抑制できるため、キャパシタのリーク電流密度を低減することができる。また、Ta2O5誘電体膜を不活性雰囲気中で後熱処理することにより、下地の酸化を抑制しながらTa2O5誘電体膜中の酸素欠損を修復できるため、キャパシタ容量のヒステリシスと電圧による変化を低減することができる。【効果】本発明によれば、Cu配線上に誘電率の高いTa2O5膜を用いたMIM構造キャパシタを形成できる。そのため、高集積かつ低コストの混載LSIを実現することができる。
請求項（抜粋）：
酸化物誘電体キャパシタを有する半導体装置の形成方法において、Cu電極上にTa膜を形成する第1の工程と、前記Ta膜上にTa2O5膜を形成する第2の工程と、前記Ta2O5膜を不活性雰囲気中または微量酸素雰囲気で熱処理する第3の工程とを有することを特徴とする半導体装置の製造方法。
IPC (11件)：
H01L 21/822 ,  H01L 21/316 ,  H01L 21/8222 ,  H01L 21/8234 ,  H01L 21/8238 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 27/06 ,  H01L 27/092 ,  H01L 27/10 461 ,  H01L 27/108
FI (7件)：
H01L 21/316 Y ,  H01L 27/10 461 ,  H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 27/08 321 A ,  H01L 27/06 101 D ,  H01L 27/06 102 A
Fターム (48件)：
5F038AC05 ,  5F038AC10 ,  5F038AC15 ,  5F038AV06 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ16 ,  5F038EZ17 ,  5F038EZ20 ,  5F048AB01 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB08 ,  5F048BC06 ,  5F048BE02 ,  5F048BF06 ,  5F048BF16 ,  5F048DA23 ,  5F058BA11 ,  5F058BC03 ,  5F058BF14 ,  5F058BF53 ,  5F058BH02 ,  5F082BC01 ,  5F082BC09 ,  5F082BC13 ,  5F082DA03 ,  5F082DA09 ,  5F082EA12 ,  5F082EA32 ,  5F082EA45 ,  5F083AD21 ,  5F083AD48 ,  5F083GA09 ,  5F083JA06 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083NA01 ,  5F083NA08 ,  5F083PR22 ,  5F083PR33 ,  5F083ZA12
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM