特許
J-GLOBAL ID：200903074853032963

半導体装置及びその製造方法

発明者：
川原 孝昭

川原 孝昭 について

, 
坂下 真介

坂下 真介 について

, 
由上 二郎

由上 二郎 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (2件)： 吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2008-039742
公開番号（公開出願番号）：特開2009-200213
出願日： 2008年02月21日
公開日（公表日）： 2009年09月03日
要約：
【課題】本発明は、閾値電圧(Vth)が低く、且つ半導体特性に問題が生じないハイブリッド構造の半導体装置を提供することを目的とする。【解決手段】本発明は、基板1に設けた第1ソース領域2と第1ドレイン領域3との間の基板1上にhigh-k膜の第1ゲート絶縁膜4と、第1ゲート絶縁膜4上にポリシリコン膜の第1ゲート電極とを備えたn型の半導体素子と、基板1に設けた第2ソース領域2と第2ドレイン領域3との間の基板1上にhigh-k膜の第2ゲート絶縁膜4と、第2絶縁膜上に第1金属膜7,8と、第1金属膜7,8上にポリシリコン膜の第2ゲート電極とを備えたp型の半導体素子とを備えるハイブリッド構造の半導体装置である。そして、本発明の1つの実施形態では、第1金属膜8が、窒化チタン単体よりも仕事関数が高くなる添加物質を添加した窒化チタン膜を有している。【選択図】図1
請求項（抜粋）：
基板に設けた第1ソース領域と第1ドレイン領域との間の前記基板上に形成されるhigh-k膜からなる第1ゲート絶縁膜と、 前記第1ゲート絶縁膜上に形成されるポリシリコン膜からなる第1ゲート電極とを備えたn型の半導体素子と、 前記基板に設けた第2ソース領域と第2ドレイン領域との間の前記基板上に形成されるhigh-k膜からなる第2ゲート絶縁膜と、 前記第2絶縁膜上に形成される第1金属膜と、 前記第1金属膜上に形成されるポリシリコン膜からなる第2ゲート電極とを備えたp型の半導体素子とを備えるハイブリッド構造の半導体装置であって、 前記第1金属膜は、窒化チタン単体よりも仕事関数が高くなる添加物質を添加した窒化チタン膜を有することを特徴とする半導体装置。
IPC (6件)：
H01L 21/823 ,  H01L 27/092 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/78
FI (5件)：
H01L27/08 321D ,  H01L21/28 301R ,  H01L21/28 301A ,  H01L29/58 G ,  H01L29/78 301G
Fターム (32件)：
4M104BB01 ,  4M104BB30 ,  4M104CC05 ,  4M104EE08 ,  4M104EE14 ,  4M104FF13 ,  4M104FF14 ,  4M104GG09 ,  4M104GG14 ,  4M104HH20 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB07 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BB14 ,  5F048BC06 ,  5F048BE03 ,  5F048BG11 ,  5F048DA23 ,  5F048DA30 ,  5F140AA05 ,  5F140AB03 ,  5F140BD04 ,  5F140BF10 ,  5F140BF11 ,  5F140BF14
引用特許：
出願人引用 (2件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM