特許
J-GLOBAL ID：200903076444146267

半導体装置の製造方法

発明者：
松 下 大 介

松 下 大 介 について

, 
村 岡 浩 一

村 岡 浩 一 について

, 
加 藤 弘 一

加 藤 弘 一 について

, 
中 崎 靖

中 崎 靖 について

, 
三 谷 祐一郎

三 谷 祐一郎 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2006-176863
公開番号（公開出願番号）：特開2007-123825
出願日： 2006年06月27日
公開日（公表日）： 2007年05月17日
要約：
【課題】絶縁膜を形成する際の欠陥の生成を抑制することを可能にする。【解決手段】半導体基板の表面を窒化する第1窒化ガスと、製造中に前記半導体基板と実質的に反応しない第1希釈ガスとを含み、前記第1希釈ガスの分圧と前記第1窒化ガスの分圧の和と、前記第1窒化ガスの分圧との比が5以上でかつ全圧が40Torr以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程を備えている。【選択図】図1
請求項（抜粋）：
半導体基板の表面を窒化する第1窒化ガスと、製造中に前記半導体基板と実質的に反応しない第1希釈ガスとを含み、前記第1希釈ガスの分圧と前記第1窒化ガスの分圧の和と、前記第1窒化ガスの分圧との比が5以上でかつ全圧が40Torr以下である雰囲気中に前記半導体基板を置き、前記半導体基板の表面に窒化膜を形成する工程を備えたことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/318 ,  H01L 21/824 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (5件)：
H01L21/318 A ,  H01L21/318 C ,  H01L21/318 M ,  H01L29/78 371 ,  H01L27/10 434
Fターム (45件)：
5F058BA01 ,  5F058BC08 ,  5F058BC11 ,  5F058BD01 ,  5F058BD10 ,  5F058BD15 ,  5F058BF55 ,  5F058BF60 ,  5F058BF62 ,  5F058BF64 ,  5F058BF74 ,  5F058BJ01 ,  5F083EP02 ,  5F083EP18 ,  5F083EP23 ,  5F083EP27 ,  5F083EP43 ,  5F083EP44 ,  5F083EP54 ,  5F083EP56 ,  5F083GA06 ,  5F083GA21 ,  5F083GA27 ,  5F083JA03 ,  5F083JA05 ,  5F083JA12 ,  5F083JA35 ,  5F083NA01 ,  5F083NA06 ,  5F083PR12 ,  5F083PR15 ,  5F083PR18 ,  5F083PR40 ,  5F101BA26 ,  5F101BA29 ,  5F101BA35 ,  5F101BA36 ,  5F101BA45 ,  5F101BA47 ,  5F101BB05 ,  5F101BB08 ,  5F101BH03 ,  5F101BH04 ,  5F101BH06 ,  5F101BH17
引用特許：
出願人引用 (1件) 審査官引用 (16件)
全件表示

前のページに戻る

TOP

BOTTOM