特許
J-GLOBAL ID：200903051973565299
半導体装置の製造方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (6件)：
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
, 赤岡 明
公報種別：公開公報
出願番号（国際出願番号）：特願2003-327660
公開番号（公開出願番号）：特開2005-093865
出願日： 2003年09月19日
公開日（公表日）： 2005年04月07日
要約：
【課題】 膜厚が均一であり、EOTが従来よりも低く、尚且つ、ON積層膜等の窒化物および酸化物を含有するゲート絶縁膜を備えた半導体装置の製造方法を提供する。【解決手段】 半導体装置の製造方法は、半導体基板10上に窒化膜20を形成する窒化膜形成ステップと、半導体基板10と窒化膜20との間に酸化層30を形成し、並びに、窒化膜20の上に酸化層40を形成する酸化層形成ステップと、酸化層30を窒化することによって、窒化膜または酸化窒化膜50を窒化膜20上に形成する窒化ステップと、酸化層30、窒化膜20および窒化膜50を含むゲート絶縁膜70上に、ゲート電極を形成するゲート電極形成ステップとを備えている。【選択図】 図1
請求項（抜粋）：
半導体基板上に第1の窒化膜を形成する窒化膜形成ステップと、
前記半導体基板と前記窒化膜との間に第1の酸化層を形成し、並びに、前記窒化膜の上に第2の酸化層を形成する酸化層形成ステップと、
前記第2の酸化層を窒化することによって、第2の窒化膜または酸化窒化膜を前記第1の窒化膜上に形成する酸化層窒化ステップと、
前記第1の酸化層と前記第1の窒化膜と前記第2の窒化膜または前記酸化窒化膜とを含むゲート絶縁膜上にゲート電極を形成する電極形成ステップとを備えた半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L21/318 M
, H01L29/78 301G
5F058BA20
, 5F058BD04
, 5F058BD10
, 5F058BD15
, 5F058BE03
, 5F058BF62
, 5F058BF64
, 5F058BH04
, 5F058BJ04
, 5F140AA00
, 5F140AA24
, 5F140AA28
, 5F140BA01
, 5F140BD02
, 5F140BD05
, 5F140BD07
, 5F140BD09
, 5F140BD15
, 5F140BD17
, 5F140BD20
, 5F140BE01
, 5F140BE07
, 5F140BE08
, 5F140CE10
出願人引用 (1件)
審査官引用 (9件)
全件表示
前のページに戻る
