特許
J-GLOBAL ID：200903078075462250

多重変換装置、逆多重変換装置および多重伝送システム

発明者：
市野 清久

市野 清久 について

, 
神谷 聡史

神谷 聡史 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-091670
公開番号（公開出願番号）：特開2003-289286
出願日： 2002年03月28日
公開日（公表日）： 2003年10月10日
要約：
【要約】【課題】 複数の8B/10Bビットストリームを、通常のネットワークパケットを用いて専用の回線を必要とせずに伝送する。【解決手段】 多重変換装置1は、複数の8B/10Bビットストリーム51〜5Nに対して8B/10B復号、64B/65B符号化した後に多重化し、7ビットのCRCの付加を行った後に必要なオーバヘッドを付加してパケットを構成してパケット伝送路4に送出する。逆多重変換装置2は、パケット伝送路4から受信したパケットからオーバヘッドを除去し、CRCを用いてビットエラーの検出を行った後に、64B/65B復号、速度調整、8B/10B符号化を行うことにより元の8B/10Bビットストリームを復元して各チャネル31〜3Nに送出する。
請求項（抜粋）：
複数の8B/10Bビットストリームを多重化してパケットデータに変換するための多重変換装置であって、シリアル信号である複数の8B/10Bビットストリームをそれぞれ10ビットのパラレル信号に変換してコードワードとし、該コードワードを、それぞれ8B/10B復号して9ビットのバイトデータとし、該バイトデータに対してそれぞれ64B/65B符号化を施して65ビットの65Bブロックとし、この複数の65Bブロックの速度変換を行った後に多重化して1つの65Bブロックとし、該65Bブロックに対する7ビットのCRCを算出し、該CRCを前記65Bブロックに付加して72Bブロックとし、一定数の72Bブロック毎に必要なオーバヘッドを付加してパケットを構成してパケット伝送路に送出する多重変換装置。
IPC (4件)：
H04J 3/00 ,  H03M 7/14 ,  H04L 12/28 200 ,  H04L 25/49
FI (4件)：
H04J 3/00 Z ,  H03M 7/14 B ,  H04L 12/28 200 Z ,  H04L 25/49 A
Fターム (23件)：
5K028AA11 ,  5K028CC03 ,  5K028EE05 ,  5K028KK05 ,  5K028KK32 ,  5K028MM09 ,  5K028RR03 ,  5K028SS06 ,  5K028SS16 ,  5K028SS24 ,  5K029AA18 ,  5K029BB03 ,  5K029DD02 ,  5K029DD12 ,  5K029GG03 ,  5K029HH21 ,  5K033AA04 ,  5K033AA09 ,  5K033BA04 ,  5K033CB08 ,  5K033DA06 ,  5K033DB10 ,  5K033DB18
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示
引用文献：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM