特許
J-GLOBAL ID：200903078598919415

薄膜サーミスタ及び薄膜サーミスタの製造方法

発明者：
稲場 均

稲場 均 について

, 
長友 憲昭

長友 憲昭 について

, 
足立 美紀

足立 美紀 について


出願人/特許権者：
三菱マテリアル株式会社

三菱マテリアル株式会社 について


代理人 (1件)： 杉浦 秀幸
公報種別：公開公報
出願番号（国際出願番号）：特願2007-243131
公開番号（公開出願番号）：特開2009-076608
出願日： 2007年09月19日
公開日（公表日）： 2009年04月09日
要約：
【課題】 薄膜サーミスタ及びその製造方法において、小型化が可能で、サーミスタ薄膜自体にダメージを与えずに高精度に抵抗値調整可能にすること。【解決手段】 表面にSiO2層2が形成されたシリコン基板3と、SiO2層2の上面にパターン形成されたサーミスタ薄膜4と、サーミスタ薄膜4上にパターン形成された一対の薄膜上電極5と、シリコン基板3の上面にサーミスタ薄膜4及び薄膜上電極5を覆って形成された絶縁性の保護膜6と、該保護膜6に形成された貫通孔の内面に一対の薄膜上電極5まで達した導電膜を形成した一対のスルーホール8と、保護膜6上に形成され一対のスルーホール8に一端が接続された一対の上部引き出し電極9と、を備え、一対の上部引き出し電極9の一部が、除去されて抵抗値調整されている。【選択図】 図2
請求項（抜粋）：
表面に絶縁層が形成された基板又は絶縁基板と、 前記絶縁層又は前記絶縁基板の上面にパターン形成されたサーミスタ薄膜と、 前記サーミスタ薄膜上にパターン形成された一対の薄膜上電極と、 前記絶縁層又は前記絶縁基板の上面に前記サーミスタ薄膜及び前記薄膜上電極を覆って形成された絶縁性の保護膜と、 該保護膜に形成された貫通孔の内面に前記一対の薄膜上電極まで達した導電膜を形成した一対のスルーホールと、 前記保護膜上に形成され前記一対のスルーホールに一端が接続された一対の上部引き出し電極と、を備え、 前記一対の上部引き出し電極の一部が、除去されて抵抗値調整されていることを特徴とする薄膜サーミスタ。
IPC (1件)：
H01C 7/04
FI (1件)：
H01C7/04
Fターム (6件)：
5E034BA09 ,  5E034BB08 ,  5E034BC01 ,  5E034DA02 ,  5E034DB20 ,  5E034DE14
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM