特許
J-GLOBAL ID：200903084596229853

内部動作周波数設定可能なDRAM

発明者：
篠崎 直治

篠崎 直治 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-228996
公開番号（公開出願番号）：特開平10-069770
出願日： 1996年08月29日
公開日（公表日）： 1998年03月10日
要約：
【要約】【課題】 本発明は、最高速の動作周波数に対応するCASレイテンシでは動作不可能であっても、それ以下のCASレイテンシに対しては動作可能なDRAMを提供することを目的とする。【解決手段】 内部動作周波数設定可能なDRAMは、メモリセルアレイと、該メモリセルアレイにデータを読み書きするセンスアンプと、該センスアンプに接続された一対のデータバスと、該一対のデータバスを互いに短絡する短絡回路と、該センスアンプを該一対のデータバスに導通するアクセス期間及びアクセスタイミング、更に該短絡回路の短絡期間及び短絡タイミングを定める少なくとも一つの信号を生成する制御回路を含み、該DRAMの内部動作周波数の設定値に応じて該アクセス期間と該短絡期間との両者を設定する。
請求項（抜粋）：
メモリセルアレイと、該メモリセルアレイにデータを読み書きするセンスアンプと、該センスアンプに接続された一対のデータバスと、該一対のデータバスを互いに短絡する短絡回路と、該センスアンプを該一対のデータバスに導通するアクセス期間及びアクセスタイミング、更に該短絡回路の短絡期間及び短絡タイミングを定める少なくとも一つの信号を生成する制御回路を含み、該DRAMの内部動作周波数の設定値に応じて該アクセス期間と該短絡期間との両者を設定することを特徴とする内部動作周波数設定可能なDRAM。
IPC (3件)：
G11C 11/407 ,  G11C 7/00 312 ,  G11C 11/401
FI (3件)：
G11C 11/34 354 C ,  G11C 7/00 312 Z ,  G11C 11/34 362 C
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (6件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平7-011474   出願人：沖電気工業株式会社
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平5-116815   出願人：富士通株式会社
  • 半導体メモリ装置のデータ出力バッファ
    公報種別：公開公報   出願番号：特願平5-248360   出願人：三星電子株式会社
全件表示

前のページに戻る

TOP

BOTTOM