特許
J-GLOBAL ID：200903087238422594

メモリ装置及びメモリバス伝送システム

発明者：
伊佐 聡

伊佐 聡 について

, 
西尾 洋二

西尾 洋二 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (2件)： 後藤 洋介 ,  池田 憲保
公報種別：公開公報
出願番号（国際出願番号）：特願2004-235904
公開番号（公開出願番号）：特開2005-045274
出願日： 2004年08月13日
公開日（公表日）： 2005年02月17日
要約：
【課題】 半導体メモリ装置において、数百MHzの信号がバス配線を通しマザーボードとメモリモジュールとの間で伝送された場合、信号の伝送中、信号の波形が乱れ、信号品質の低下が生じる。【解決手段】 マザーボードとメモリモジュールの多層配線層のバス配線層と導電層とのプレーンの切り替わる部分の近傍に、バイパスコンデンサを配置する。この結果、バス配線層に与えられる高周波信号の帰還電流の乱れを軽減し、当該帰還電流の乱れによる信号波形の品質の劣化を防止すると共に、帰還電流の乱れによる不要電磁波の輻射をも防止する。【選択図】 図11
請求項（抜粋）：
データが入出力される複数のメモリを配置したメモリモジュールと、前記複数のメモリをコントロールするメモリコントローラを搭載したマザーボードと、前記メモリモジュールをマザーボードに電気的に接続するコネクタから構成され、ドライバとしてプッシュプル構成のドライバを有し、前記ドライバと前記メモリコントローラとをバス配線層により接続した構成を備えたメモリバス伝送システムにおいて、前記コネクタに隣接したマザーボード上の所定位置に、バイパスコンデンサを備え、当該バイパスコンデンサにより、前記バス配線層からの帰還電流をバイパスすることを特徴とするメモリバス伝送システム。
IPC (4件)：
H05K1/14 ,  G06F12/00 ,  G06F13/16 ,  H05K9/00
FI (4件)：
H05K1/14 H ,  G06F12/00 550K ,  G06F13/16 510A ,  H05K9/00 K
Fターム (11件)：
5B060MB00 ,  5B060MM06 ,  5B060MM09 ,  5E321AA32 ,  5E321GG09 ,  5E344AA08 ,  5E344BB01 ,  5E344BB15 ,  5E344CD18 ,  5E344DD07 ,  5E344EE08
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM