特許
J-GLOBAL ID：200903087965641720

モノリシックに集積化された半導体材料およびデバイス

発明者：
フィッツジェラルド, ユージン エー.

フィッツジェラルド, ユージン エー. について


出願人/特許権者：
マサチューセッツ・インスティテュート・オブ・テクノロジー

マサチューセッツ・インスティテュート・オブ・テクノロジー について


代理人 (3件)： 山本 秀策 ,  安村 高明 ,  森下 夏樹
公報種別：公表公報
出願番号（国際出願番号）：特願2008-538998
公開番号（公開出願番号）：特表2009-514252
出願日： 2006年11月01日
公開日（公表日）： 2009年04月02日
要約：
単結晶シリコンおよび単結晶非シリコン材料と、デバイスとをモノリシックに集積化するための方法および構造が提供される。ある構造では、半導体構造は、シリコン基板と、シリコン基板を覆って配置された第1の単結晶半導体層とを含み、第1の単結晶半導体層は、緩和シリコンの格子定数とは異なる格子定数を有する。半導体構造は、第1の領域内の第1の単結晶半導体層を覆って配置された絶縁層と、第1の領域内の絶縁層を覆って配置された単結晶シリコン層と、第2の領域内の第1の単結晶半導体層の少なくとも一部を覆って配置され、第1の領域には存在しない第2の単結晶半導体層とをさらに含む。第2の単結晶半導体層は、緩和シリコンの格子定数とは異なる格子定数を有する。
請求項（抜粋）：
シリコン基板と、 該シリコン基板を覆って配置された第1の単結晶半導体層であって、該第1の単結晶半導体層が緩和シリコンの格子定数とは異なる格子定数を有する、第1の単結晶半導体層と、 第1の領域内の該第1の単結晶半導体層を覆って配置された絶縁層と、 該第1の領域内の該絶縁層を覆って配置された単結晶シリコン層と、 第2の領域内の該第1の単結晶半導体層の少なくとも一部を覆って配置され、該第1の領域には存在しない、第2の単結晶半導体層であって、該第2の単結晶半導体層が該緩和シリコンの格子定数とは異なる格子定数を有する、第2の単結晶半導体層と を含む、半導体構造。
IPC (5件)：
H01L 33/00 ,  H01L 21/762 ,  H01L 21/76 ,  H01L 21/02 ,  H01L 27/12
FI (5件)：
H01L33/00 A ,  H01L21/76 D ,  H01L21/76 L ,  H01L27/12 B ,  H01L27/12 F
Fターム (33件)：
5F032AA06 ,  5F032AA34 ,  5F032AA82 ,  5F032BA06 ,  5F032CA05 ,  5F032CA06 ,  5F032CA09 ,  5F032CA10 ,  5F032CA15 ,  5F032CA16 ,  5F032CA17 ,  5F032CA18 ,  5F032CA20 ,  5F032CA21 ,  5F032DA13 ,  5F032DA16 ,  5F032DA23 ,  5F032DA24 ,  5F032DA30 ,  5F032DA60 ,  5F041AA31 ,  5F041CA03 ,  5F041CA05 ,  5F041CA22 ,  5F041CA34 ,  5F041CA35 ,  5F041CA40 ,  5F041CA65 ,  5F041CA74 ,  5F041CB22 ,  5F041CB27 ,  5F041CB32 ,  5F041CB33
引用特許：
審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM