特許
J-GLOBAL ID：200903088032233767

半導体装置

発明者：
河野 憲司

河野 憲司 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (2件)： 矢作 和行 ,  野々部 泰平
公報種別：公開公報
出願番号（国際出願番号）：特願2006-124252
公開番号（公開出願番号）：特開2007-299802
出願日： 2006年04月27日
公開日（公表日）： 2007年11月15日
要約：
【課題】横型MOSトランジスタが形成されてなる半導体装置であって、高耐圧かつ低い動作抵抗の半導体装置を提供する。【解決手段】第1導電型の半導体基板(埋め込み酸化膜3を有するSOI基板10)の表層部に、第1導電型チャネルの横型MOSトランジスタが形成されてなる半導体装置であって、横型MOSトランジスタのソース領域8とドレイン領域5の間において、第1半導体層1aに、基板表面から所定の深さで、第1導電型で第1半導体層1a(n-)より高濃度の第2半導体層6a(n)が形成されてなる半導体装置100とする。【選択図】図1
請求項（抜粋）：
第1導電型の半導体基板の表層部に、第1導電型チャネルの横型MOSトランジスタが形成されてなる半導体装置であって、 前記横型MOSトランジスタのソース領域とドレイン領域の間において、前記半導体基板からなる第1半導体層に、基板表面から所定の深さで、第1導電型で前記第1半導体層より高濃度の第2半導体層が形成されてなることを特徴とする半導体装置。
IPC (2件)：
H01L 29/786 ,  H01L 29/78
FI (2件)：
H01L29/78 616V ,  H01L29/78 301D
Fターム (40件)：
5F110AA07 ,  5F110AA13 ,  5F110BB12 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE09 ,  5F110EE22 ,  5F110FF02 ,  5F110FF12 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110GG24 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ06 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HM12 ,  5F140AA17 ,  5F140AA25 ,  5F140AA30 ,  5F140AC21 ,  5F140AC36 ,  5F140BA01 ,  5F140BB13 ,  5F140BD19 ,  5F140BF01 ,  5F140BF04 ,  5F140BF44 ,  5F140BH14 ,  5F140BH17 ,  5F140BH30 ,  5F140BH43 ,  5F140BH47 ,  5F140BH49 ,  5F140BK13 ,  5F140BK21 ,  5F140CD02
引用特許：
出願人引用 (2件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM