特許
J-GLOBAL ID：200903088938843929

半導体装置およびその製造方法

発明者：
親松 尚人

親松 尚人 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-314164
公開番号（公開出願番号）：特開2003-124339
出願日： 2001年10月11日
公開日（公表日）： 2003年04月25日
要約：
【要約】【課題】本発明は、レベンソン法によるTrimマスク、Altマスクを用いて異なる膜厚のゲート後酸化膜を持つ微細な2種類のMOSトランジスタを形成することを特徴とする。【解決手段】ゲート幅Leを有するゲート電極28と、このゲート電極の周囲側面に設けられたゲート後酸化膜30とを有する第1のMOSトランジスタと、第1のMOSトランジスタのゲート電極のゲート幅Leよりも小さなゲート幅Liを有するゲート電極32と、このゲート電極の周囲側面に設けられ、少なくとも一部が上記ゲート後酸化膜30とは異なる膜厚のゲート後酸化膜33とを有する第2のMOSトランジスタとを具備することを特徴としている。
請求項（抜粋）：
ゲート幅Leを有するゲート電極と、このゲート電極の周囲側面に設けられた第1のゲート後酸化膜とを有する第1のMOSトランジスタと、上記第1のMOSトランジスタのゲート電極のゲート幅Leよりも小さなゲート幅Liを有するゲート電極と、このゲート電極の周囲側面に設けられ、少なくとも一部が上記第1のゲート後酸化膜とは異なる膜厚の第2のゲート後酸化膜とを有する第2のMOSトランジスタとを具備したことを特徴とする半導体装置。
IPC (7件)：
H01L 21/8234 ,  G03F 7/20 521 ,  H01L 21/027 ,  H01L 21/8242 ,  H01L 27/088 ,  H01L 27/10 461 ,  H01L 27/108
FI (5件)：
G03F 7/20 521 ,  H01L 27/10 461 ,  H01L 27/08 102 A ,  H01L 21/30 570 ,  H01L 27/10 681 F
Fターム (11件)：
5F046LA18 ,  5F048AB01 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BC06 ,  5F048BG01 ,  5F048BG13 ,  5F048DA27 ,  5F083PR01 ,  5F083ZA12
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM