特許
J-GLOBAL ID：200903091452501296

半導体装置および半導体装置の製造方法

発明者：
多田 正裕

多田 正裕 について

, 
池田 浩一

池田 浩一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2004-066721
公開番号（公開出願番号）：特開2005-260398
出願日： 2004年03月10日
公開日（公表日）： 2005年09月22日
要約：
【課題】基板上の電極パターンと電極膜との間に空間部を有する構造の半導体装置において、空間部への静電気蓄積を防止して電極膜のスティッキングによる不良を防止する。【解決手段】本発明は、基板上に形成される電極パターン10と、電極パターン10の上に空間部を介して設けられる電極膜20と、電極パターン10および電極膜20に各々に設けられ、電極パターン10と電極膜20と間を同電位にするヒューズ30を取り付けるための取り付けパターン11、21とを備える半導体装置1である。また、基板上に電極パターン10を形成する工程と、電極パターン10の上に犠牲膜を介して電極膜20を形成する工程と、電極パターン10と電極膜20との間を同電位にするヒューズ30を形成する工程と、犠牲膜を除去し、電極パターン10と電極膜20との間に空間部を形成する工程と、ヒューズ30を切断する工程とを備える半導体装置の製造方法である。【選択図】図1
請求項（抜粋）：
基板上に形成される電極パターンと、 前記電極パターンの上に空間部を介して設けられる電極膜と、 前記電極パターンおよび前記電極膜に各々設けられ、前記電極パターンと前記電極膜との間を同電位にするヒューズを取り付けるための取り付けパターンと を備えることを特徴とする半導体装置。
IPC (5件)：
H03H3/007 ,  H01L21/82 ,  H01L21/822 ,  H01L27/04 ,  H03H9/24
FI (5件)：
H03H3/007 M ,  H03H9/24 Z ,  H01L27/04 H ,  H01L27/04 A ,  H01L21/82 F
Fターム (14件)：
5F038AV15 ,  5F038AZ02 ,  5F038AZ09 ,  5F038BH13 ,  5F038CA02 ,  5F038CD05 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F064FF01 ,  5F064FF27 ,  5F064FF30 ,  5F064FF42 ,  5F064GG03
引用特許：
出願人引用 (1件) 審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM