半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：徳丸達雄
公報種別：公開公報
出願番号（国際出願番号）：特願2005-025932
公開番号（公開出願番号）：特開2005-184024
出願日： 2005年02月02日
公開日（公表日）： 2005年07月07日
要約：

【課題】MIM構造のキャパシタのリーク電流の温度依存性を小さくし、更にその信頼性を向上させる。【解決手段】キャパシタの下部電極5、層間絶縁膜3に被着するようにバリア絶縁層6を原子層化学気相成長法で成膜し、バリア絶縁層6に高誘電率膜7を被着させ容量絶縁膜8を形成する。また、高誘電率膜上に更にバリア絶縁層を形成する。このようにして、容量絶縁膜8を被覆する上部電極9を設けMIM構造のキャパシタを製造する。ここで、バリア絶縁層6の膜中の電子の流れは、Fowler Nordheim(F-N)トンネル電流あるいは直接トンネル電流機構となる。【選択図】図1

請求項（抜粋）：

ゲート電極およびソース、ドレイン拡散層からなるトランジスタとMIM(Metal-Insulator-Metal)キャパシタを含んだロジック混載メモリー装置の製造方法であって、前記ソース、ドレイン拡散層にシリサイド層を形成し、前記シリサイド層と前記MIMキャパシタの下部TiN電極を接続する金属プラグを形成し、前記下部TiN電極上に容量絶縁膜を原子層化学気相成長法により400°C以下で形成し、前記容量絶縁膜上にキャパシタの金属上部電極を形成することを特徴とする半導体装置の製造方法

IPC (3件)：

H01L21/8242 , H01L21/316 , H01L27/108

FI (4件)：

H01L27/10 651 , H01L21/316 X , H01L27/10 621C , H01L27/10 621Z

Fターム (25件)：

5F058BA11 , 5F058BC03 , 5F058BF02 , 5F058BF27 , 5F058BF29 , 5F058BJ04 , 5F083AD21 , 5F083AD24 , 5F083AD31 , 5F083AD60 , 5F083GA06 , 5F083GA09 , 5F083JA02 , 5F083JA03 , 5F083JA06 , 5F083JA14 , 5F083JA15 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA43 , 5F083MA06 , 5F083MA17 , 5F083MA19 , 5F083PR21

引用特許：

審査官引用 (12件)

金属酸化物誘電体膜の気相成長方法
公報種別：公開公報出願番号：特願平10-219187 出願人：日本電気株式会社
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平11-012736 出願人：日本電気株式会社
半導体集積回路の製造方法
公報種別：公開公報出願番号：特願平7-206865 出願人：株式会社日立製作所

全件表示

前のページに戻る