特許
J-GLOBAL ID：200903099070754080

半導体装置及びその製造方法

発明者：
牧 幸生

牧 幸生 について

, 
一法師 隆志

一法師 隆志 について

, 
岩松 俊明

岩松 俊明 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2006-002222
公開番号（公開出願番号）：特開2007-184449
出願日： 2006年01月10日
公開日（公表日）： 2007年07月19日
要約：
【課題】フリップチップ工法等による実装に於いてもSOI構造の支持基板の電位を安定的に固定可能にすると共に、低抵抗な基板コンタクトを形成する。【解決手段】SOI構造の支持基板1と最上層配線13とを接続する複数の導電層と複数の配線層は、最上層配線13と共にチップ周縁部に沿って形成され、以ってトランジスタTrが形成されるトランジスタ形成領域TRの周囲に形成される。【選択図】図4
請求項（抜粋）：
半導体支持基板と、前記半導体支持基板上に形成される絶縁膜層と、前記絶縁膜層上に形成される半導体層に形成されるトランジスタを含む半導体装置であって、 前記半導体層に形成される分離酸化膜と、 前記半導体層と前記分離酸化膜上に形成される層間絶縁膜と、 前記層間絶縁膜上に形成される配線層と、 前記半導体支持基板と前記配線層とを接続し、前記半導体支持基板の電位を固定する導電層を備え、 前記トランジスタを形成する領域の周囲に形成される前記導電層と前記配線層を有することを特徴とする半導体装置。
IPC (11件)：
H01L 29/786 ,  H01L 23/522 ,  H01L 21/768 ,  H01L 27/08 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 23/52 ,  H01L 27/12 ,  H01L 21/76 ,  H01L 21/762 ,  H01L 23/12
FI (11件)：
H01L29/78 626C ,  H01L21/90 D ,  H01L27/08 331E ,  H01L27/08 321B ,  H01L27/08 321F ,  H01L27/08 331B ,  H01L27/12 C ,  H01L27/12 F ,  H01L21/76 D ,  H01L23/12 501W ,  H01L23/12 501B
Fターム (58件)：
5F032AA01 ,  5F032AA12 ,  5F032AA64 ,  5F032CA17 ,  5F032DA43 ,  5F032DA74 ,  5F033HH08 ,  5F033HH11 ,  5F033JJ25 ,  5F033KK01 ,  5F033KK11 ,  5F033KK25 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033NN40 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ37 ,  5F033QQ58 ,  5F033QQ70 ,  5F033QQ73 ,  5F033TT08 ,  5F033VV00 ,  5F033VV05 ,  5F033VV07 ,  5F033XX00 ,  5F048AC04 ,  5F048BA16 ,  5F048BB08 ,  5F048BB12 ,  5F048BE03 ,  5F048BE09 ,  5F048BF00 ,  5F048BF06 ,  5F048BF07 ,  5F048BF11 ,  5F048BF16 ,  5F048BF18 ,  5F048BG07 ,  5F048BH04 ,  5F048BH05 ,  5F048BH06 ,  5F048DA23 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD22 ,  5F110EE31 ,  5F110GG02 ,  5F110GG12 ,  5F110HJ13 ,  5F110HK05 ,  5F110HK40 ,  5F110NN62 ,  5F110QQ08
引用特許：
出願人引用 (2件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM