特許
J-GLOBAL ID：201003024722461862

半導体装置

発明者：
河野 憲司

河野 憲司 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (3件)： 矢作 和行 ,  野々部 泰平 ,  久保 貴則
公報種別：公開公報
出願番号（国際出願番号）：特願2009-162041
公開番号（公開出願番号）：特開2010-118642
出願日： 2009年07月08日
公開日（公表日）： 2010年05月27日
要約：
【課題】チップサイズの増加を抑制しつつ、FWD素子の順方向電圧及びIGBT素子のオン電圧を低減できる半導体装置を提供する。【解決手段】第1導電型の半導体基板と、該基板の裏面側表層に形成された第2導電型のコレクタ領域を有するIGBT素子と、裏面側表層にコレクタ領域と隣り合って並設された第1導電型のカソード領域を有するFWD素子を備えた半導体装置であり、IGBT素子のゲート電極を含む複数のトレンチゲートにより、半導体基板の表面側表層に形成された第2導電型のベース層が複数の領域に区画され、該領域として、IGBT素子のエミッタ領域が選択的に形成され、コレクタ領域及びカソード領域上に位置しつつエミッタ領域とともにエミッタ電極と接続された複数の第1領域と、エミッタ領域の存在しない複数の第2領域を含み、カソード領域上の第2領域はエミッタ電極と接続され、コレクタ領域上の第2領域は浮遊電位とされている。【選択図】図1
請求項（抜粋）：
表面及び裏面を有する第1導電型の半導体基板と、 前記半導体基板に構成され、その厚さ方向に電流が流れる素子として、前記半導体基板の裏面側表層に選択的に形成された第2導電型のコレクタ領域を有するIGBT素子と、前記半導体基板の裏面側表層において、前記半導体基板の厚さ方向に垂直な一方向に、前記コレクタ領域と隣り合って並設された第1導電型のカソード領域を有する転流ダイオード素子と、を備える半導体装置であって、 前記表面側から形成したトレンチ内に絶縁膜を介して導電材料を埋め込んでなる複数のトレンチゲートにより、前記半導体基板の表面側表層に形成された第2導電型のベース層が、前記垂直な一方向に沿って並設された複数の領域に区画され、 前記トレンチゲートとして、前記IGBT素子を構成するトレンチ構造のゲート電極を含み、 区画された前記複数の領域は、前記ゲート電極の側面部位に隣接しつつ前記ベース層の表面側表層に、第1導電型の高濃度領域として前記IGBT素子を構成するエミッタ領域が選択的に形成された複数の第1領域と、前記高濃度領域の形成されない複数の第2領域とを含み、 前記第1領域は、前記厚さ方向において、前記コレクタ領域上及び前記カソード領域上にそれぞれ位置するとともに、前記エミッタ領域とともにエミッタ電極と電気的に接続され、 複数の前記第2領域は、前記エミッタ電極と電気的に接続されるか、若しくは、浮遊電位とされており、前記厚さ方向において、前記カソード領域上に位置する前記第2領域の少なくとも一部は前記エミッタ電極と電気的に接続され、前記コレクタ領域上に位置する前記第2領域の少なくとも一部は浮遊電位とされていることを特徴とする半導体装置。
IPC (3件)：
H01L 27/04 ,  H01L 29/78 ,  H01L 29/739
FI (6件)：
H01L29/78 657D ,  H01L29/78 653A ,  H01L29/78 655D ,  H01L29/78 655F ,  H01L29/78 652G ,  H01L29/78 652C
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM