特許
J-GLOBAL ID：201003076656191794

電界効果型トランジスタ及びその製造方法

発明者：
天清 宗山

天清 宗山 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (6件)： 曾我 道治 ,  古川 秀利 ,  鈴木 憲七 ,  梶並 順 ,  大宅 一宏 ,  上田 俊一
公報種別：公開公報
出願番号（国際出願番号）：特願2009-048185
公開番号（公開出願番号）：特開2010-205837
出願日： 2009年03月02日
公開日（公表日）： 2010年09月16日
要約：
【課題】ゲート容量の増大を抑制しつつ、耐湿性を大幅に向上させることを可能にした電界効果型トランジスタおよびその製造方法を得る。【解決手段】半導体層1上にT型ゲート電極2が形成された電界効果型トランジスタであって、T型ゲート電極2が形成されている領域をトランジスタ能動領域としたとき、当該トランジスタ能動領域全体において、T型ゲート電極2上に設けられた、耐湿性・耐エッチング性の高い絶縁膜若しくは有機膜を含む第1の高耐湿性保護膜5を備え、T型ゲート電極2の傘下を含むT型ゲート電極2の近傍において、半導体層1と第1の高耐湿性保護膜5との間に空隙6が形成されており、空隙6が外界に接している端面6aを第2の高耐湿性保護膜7により塞いだ構成となっている。【選択図】図1
請求項（抜粋）：
半導体層上に庇型ゲート電極が形成された電界効果型トランジスタであって、 前記庇型ゲート電極が形成されている領域をトランジスタ能動領域としたとき、当該トランジスタ能動領域全体において、前記庇型ゲート電極上に設けられた、耐湿性・耐エッチング性の高い絶縁膜若しくは有機膜を含む保護膜とを備え、 前記庇型ゲート電極の傘下を含む前記庇型ゲート電極の近傍において、前記半導体層と前記保護膜との間に、空隙が形成されており、 前記空隙は、前記トランジスタ能動領域端においてさらに高耐湿性膜により取り囲まれている ことを特徴とする電界効果型トランジスタ。
IPC (6件)：
H01L 21/338 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 29/41 ,  H01L 21/28 ,  H01L 29/423
FI (6件)：
H01L29/80 B ,  H01L29/80 H ,  H01L29/44 ,  H01L29/80 F ,  H01L21/28 301B ,  H01L29/58 Z
Fターム (29件)：
4M104AA03 ,  4M104AA04 ,  4M104AA05 ,  4M104DD34 ,  4M104DD52 ,  4M104DD53 ,  4M104EE05 ,  4M104EE17 ,  4M104EE18 ,  4M104FF07 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GL05 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GS03 ,  5F102GS04 ,  5F102GS06 ,  5F102GV05 ,  5F102GV06 ,  5F102GV08 ,  5F102HC15
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM