特許
J-GLOBAL ID：200903031212331862
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2005-056898
公開番号（公開出願番号）：特開2006-245159
出願日： 2005年03月02日
公開日（公表日）： 2006年09月14日
要約：
【課題】高周波領域において優れた電気的特性が得られるように、寄生容量を低減し得る半導体装置の製造方法を得る。【解決手段】HEMTを形成した後、半導体基板上に側壁11a,11bを形成する。次に、HEMTを覆って犠牲層15を形成する。次に、犠牲層15内にコンタクトホール16a,16bを形成することにより、ソース電極6a,6bの各上面を露出する。次に、全面的に形成した金属膜をパターニングすることにより、金属配線9を形成する。次に、金属配線9内にスリット12を形成することにより、犠牲層15の上面を部分的に露出する。次に、犠牲層15を溶解した後、溶解された犠牲層15を、スリット12を介して外部に排出する。犠牲層15が除去された結果、空気層10が形成される。【選択図】図3
請求項（抜粋）：
(a)第1のソース電極、ゲート電極、ドレイン電極、及び第2のソース電極が、第1方向に沿ってこの順に並んで半導体基板の上面上に形成された構造を有するトランジスタを形成する工程と、
(b)前記第1方向に垂直な第2方向に関して前記トランジスタを挟む第1の側壁及び第2の側壁を、前記半導体基板の前記上面上に形成する工程と、
(c)犠牲層を、前記トランジスタを覆って前記半導体基板の前記上面上に形成する工程と、
(d)前記犠牲層を部分的に除去することにより、前記第1のソース電極及び前記第2のソース電極を露出する工程と、
(e)前記工程(d)よりも後に実行され、前記第1の側壁及び前記第2の側壁に接触し、前記第1のソース電極及び前記第2のソース電極に接続され、前記第1方向に沿って延在する配線を、前記犠牲層の上面上に形成する工程と、
(f)前記工程(e)よりも後に実行され、前記犠牲層を除去する工程と
を備える、半導体装置の製造方法。
IPC (3件)：
H01L 27/095
, H01L 29/812
, H01L 21/338
H01L29/80 E
, H01L29/80 G
5F102FA00
, 5F102GA01
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ05
, 5F102GQ01
, 5F102GS04
, 5F102GV01
, 5F102GV05
, 5F102HC11
, 5F102HC15
, 5F102HC18
出願人引用 (3件)
審査官引用 (7件)
全件表示
前のページに戻る
