半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (3件)：矢作和行 , 野々部泰平 , 久保貴則
公報種別：公開公報
出願番号（国際出願番号）：特願2009-092393
公開番号（公開出願番号）：特開2010-093228
出願日： 2009年04月06日
公開日（公表日）： 2010年04月22日
要約：

【課題】主面側に第1素子が形成されてなる第1半導体基板と、主面側に第2素子が形成されてなる第2半導体基板とが、互いの前記主面側を対向するようにして、貼り合わされてなる半導体装置およびその製造方法であって、前記貼り合わせによって第1素子と第2素子が密封されると共に、3次元的に配置される前記第1素子と第2素子に対して確実な配線接続がされてなる半導体装置およびその製造方法を提供する。【解決手段】第1半導体基板20の裏面側から、該第1半導体基板20を貫通して、第2半導体基板30の主面側に形成された配線層L1,L2に達する貫通穴T1〜T4が形成され、側壁絶縁された貫通穴T1〜T4内に導電材40が埋め込まれた取り出し配線層V1〜V4が形成されてなる半導体装置100とする。【選択図】図1

請求項（抜粋）：

主面側に第1素子が形成されてなる第1半導体基板と、主面側に第2素子が形成されてなる第2半導体基板とが、互いの前記主面側を対向するようにして、貼り合わされてなる半導体装置であって、前記第1半導体基板の裏面側から、該第1半導体基板を貫通して、前記第2半導体基板の主面側に形成された配線層に達する貫通穴が形成され、側壁絶縁された前記貫通穴に導電材が埋め込まれた取り出し配線層が形成されてなることを特徴とする半導体装置。

IPC (6件)：

H01L 25/065 , H01L 25/07 , H01L 25/18 , H01L 27/00 , H01L 29/84 , H01L 27/14

FI (4件)：

H01L25/08 Z , H01L27/00 301C , H01L29/84 Z , H01L27/14 D

Fターム (16件)：

4M112AA02 , 4M112BA07 , 4M112CA21 , 4M112CA24 , 4M112CA31 , 4M112CA32 , 4M112DA03 , 4M112DA18 , 4M112EA18 , 4M112FA20 , 4M118AA10 , 4M118AB01 , 4M118BA09 , 4M118FA06 , 4M118HA02 , 4M118HA33

引用特許：

審査官引用 (13件)

センサーユニットおよびその製造方法
公報種別：公開公報出願番号：特願2006-232055 出願人：大日本印刷株式会社
単一マスクビア式方法および装置
公報種別：公表公報出願番号：特願2006-536644 出願人：ジプトロニクス・インコーポレイテッド
半導体材料の第2の本体が重ねて置かれた半導体材料の第1の本体を電気的に接続するための構造、電気的接続構造を使用する複合構造、および、それらの製造方法
公報種別：公開公報出願番号：特願2001-132199 出願人：エスティーマイクロエレクトロニクスソチエタレスポンサビリタリミテ

全件表示

前のページに戻る