特許
J-GLOBAL ID：201103007916252879

半導体装置

発明者：
中野 隆

中野 隆 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2010-025720
公開番号（公開出願番号）：特開2011-165824
出願日： 2010年02月08日
公開日（公表日）： 2011年08月25日
要約：
【課題】ノイズが高周波である場合においても、多層配線層を介してデジタル回路とアナログ回路の間でノイズが伝播することを抑制する。【解決手段】回路分離領域40は第1回路領域20と第2回路領域30の間に位置している。回路分離領域40には複数の第1導体及び複数の第1ビアが設けられている。複数の第1導体は、電源ライン110より下層に設けられ、電源ライン110に対向しており、かつ繰り返し配置されている。複数の第1ビアは多層配線層の中に、複数の第1導体それぞれごとに設けられており、各第1導体を電源ライン110に接続している。【選択図】図1
請求項（抜粋）：
第1回路が設けられている第1回路領域、第2回路が設けられている第2回路領域、並びに前記第1回路領域及び前記第2回路領域の間に位置する回路分離領域を有する基板と、 前記基板上に形成された多層配線層と、 前記回路分離領域に位置する前記多層配線層のいずれかの配線層に設けられた電源ラインと、 前記電源ラインより下層に設けられ、繰り返し配置されている複数の第1導体と、 前記複数の第1導体より下層に位置し、前記複数の第1導体に対向して設けられている導電層と、 前記複数の第1導体それぞれを前記電源ライン又は前記導電層に接続する複数の第1ビアと、 を備える半導体装置。
IPC (3件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/82
FI (2件)：
H01L27/04 H ,  H01L21/82 L
Fターム (24件)：
5F038AC03 ,  5F038AC05 ,  5F038AC07 ,  5F038AC10 ,  5F038AC14 ,  5F038AZ04 ,  5F038AZ06 ,  5F038BH19 ,  5F038CA03 ,  5F038CD02 ,  5F038DF12 ,  5F038EZ16 ,  5F038EZ20 ,  5F064BB01 ,  5F064BB21 ,  5F064BB35 ,  5F064CC09 ,  5F064CC23 ,  5F064DD14 ,  5F064EE23 ,  5F064EE27 ,  5F064EE44 ,  5F064EE45 ,  5F064EE52
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM