特許
J-GLOBAL ID：201103029766495801

半導体装置の製造方法

発明者：
赤坂 泰志

赤坂 泰志 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願平11-027208
公開番号（公開出願番号）：特開2000-223709
特許番号：特許第3805917号
出願日： 1999年02月04日
公開日（公表日）： 2000年08月11日
請求項（抜粋）：
【請求項1】 半導体基板上に第1の膜、第2の膜及び第3の膜を順次積層してダミーゲートを形成する工程と、 前記半導体基板の露出した表面に、前記ダミーゲートを挟んでソース領域及びドレイン領域を形成する工程と、 前記ダミーゲート及び前記ソース領域及びドレイン領域を覆うように前記半導体基板上に層間絶縁膜を形成する工程と、 前記第3の膜を除去して凹部を形成する工程と、前記凹部表面を覆うように第4の膜を形成する工程と、 前記凹部側壁に前記第2及び第4の膜が残存するように前記第2及び第4の膜を選択的に除去する工程と、 前記第1の膜を除去して前記凹部に前記半導体基板表面付近で広がりを持たせる工程と、 前記半導体基板表面に選択成長法により、前記ソース領域及びドレイン領域との境界面において該ソース領域及びドレイン領域上面よりも低くチャネル領域を形成する工程と、 前記第2及び第4の膜を除去する工程と、 前記チャネル領域上にゲート絶縁膜を介してゲート電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (1件)：
H01L 29/78 ( 200 6.01)
FI (2件)：
H01L 29/78 301 S ,  H01L 29/78 301 H
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM