特許
J-GLOBAL ID：201103030504015220
半導体発光装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人藤村合同特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2010-114319
公開番号（公開出願番号）：特開2011-243733
出願日： 2010年05月18日
公開日（公表日）： 2011年12月01日
要約：
【課題】高い放熱性及びLED搭載に係る大きいダイボンディング強度を有し、且つ、LEDの光軸ずれが低減された半導体発光装置を提供すること。【解決手段】第1セラミック層と、第1セラミック層の上に積層され、半導体発光素子を搭載するための素子搭載領域を有する第2セラミック層と、素子搭載領域を少なくも覆うように、第2セラミック層の表面上に形成された反射層と、反射層を被覆する保護層と、素子搭載領域の上方に位置する保護層の上に搭載された半導体発光素子と、第1セラミック層を貫通する少なくとも1つの放熱ビアと、を有し、放熱ビアは、第1セラミック層及び第2セラミック層の積層方向において、素子搭載領域と重ならない位置に設けられていること。【選択図】図1
請求項（抜粋）：
第1セラミック層と、
前記第1セラミック層の上に積層され、半導体発光素子を搭載するための素子搭載領域を有する第2セラミック層と、
前記素子搭載領域を少なくも覆うように、前記第2セラミック層の表面上に形成された反射層と、
前記反射層を被覆する保護層と、
前記素子搭載領域の上方に位置する前記保護層の上に搭載された前記半導体発光素子と、
前記第1セラミック層を貫通する少なくとも1つの放熱ビアと、を有し、
前記放熱ビアは、前記第1セラミック層及び前記第2セラミック層の積層方向において、前記素子搭載領域と重ならない位置に設けられていることを特徴とする半導体発光装置。
IPC (2件)：
FI (2件)：
H01L33/00 450
, H01L23/36 C
5F041AA03
, 5F041AA04
, 5F041AA21
, 5F041AA33
, 5F041AA41
, 5F041AA44
, 5F041DA07
, 5F041DA12
, 5F041DA14
, 5F041DA19
, 5F041DA34
, 5F041DA35
, 5F041DA36
, 5F041DA43
, 5F136BB02
, 5F136BB04
出願人引用 (10件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
