特許
J-GLOBAL ID：201103051334881277

半導体装置

発明者：
鈴木 久満

鈴木 久満 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 徳丸 達雄
公報種別：特許公報
出願番号（国際出願番号）：特願平11-294885
公開番号（公開出願番号）：特開2001-118858
特許番号：特許第3748744号
出願日： 1999年10月18日
公開日（公表日）： 2001年04月27日
請求項（抜粋）：
【請求項1】 シリコン基板に形成された第1の導電型のウエルと、 第1の導電型の不純物濃度が第1の導電型のウエルより高い第1の領域と、第2の導電型の第2の領域と、前記第2の領域内に形成された第1の導電型の第3の領域とを第1の導電型のウエルの上層部に有し、第1の領域と第2の領域とを帯状分離溝によって相互に分離しているバイポーラトランジスタと、 下部が第1の導電型のウエルの周囲に隣接しつつ環状に延在して第1の導電型のウエルを区画し、かつ下部に連続する上部が第1の領域及び第2の領域を取り囲む第1の浅溝型素子分離溝と、第1の浅溝型素子分離溝の周囲を連続して又は断続して囲んで隣接して設けられた第2の導電型のpn分離用ウエルと、pn分離用ウエルの周囲を囲んで隣接して設けられた第2の浅溝型素子分離溝とを有して、バイポーラトランジスタを素子分離する素子分離構造と を備え、 帯状分離溝が第1の浅溝型素子分離溝と同じ構造の浅溝型素子分離溝として形成され、かつ第1の浅溝型素子分離溝で囲まれた第1の領域と第2の領域との境界に延在して両端部で第1の浅溝型素子分離溝に連続し、 第1及び第2の浅溝型素子分離溝の幅は0.1μm以上10μm以下であって、かつpn分離用ウエルの幅は50μm以下であり、 第1の領域及び第2の領域上に形成されたシリサイド層と同じ構成のシリサイド層がpn分離用ウエル上に設けられ、 前記第1の浅溝型素子分離溝、前記第2の浅溝型素子分離溝、および、前記帯状分離溝の深さが、前記第1の導電型のウエルおよび前記第2の導電型のpn分離用ウエルの深さより浅く設けられており、 前記第2の導電型のpn分離用ウエル上に設けられているシリサイド層が前記第2の導電型のpn分離用ウエル領域とほぼ同じ領域を形成していることを特徴とする半導体装置。
IPC (5件)：
H01L 21/331 ( 200 6.01) ,  H01L 29/732 ( 200 6.01) ,  H01L 21/76 ( 200 6.01) ,  H01L 27/06 ( 200 6.01) ,  H01L 21/8249 ( 200 6.01)
FI (3件)：
H01L 29/72 P ,  H01L 21/76 L ,  H01L 27/06 321 C
引用特許：
審査官引用 (34件)
全件表示

前のページに戻る

TOP

BOTTOM