特許
J-GLOBAL ID：201103098321643233

半導体記憶装置

発明者：
宮脇 正文

宮脇 正文 について


出願人/特許権者：
OKIセミコンダクタ株式会社

OKIセミコンダクタ株式会社 について


公報種別：特許公報
出願番号（国際出願番号）：特願平11-066685
公開番号（公開出願番号）：特開2000-268574
特許番号：特許第4392894号
出願日： 1999年03月12日
公開日（公表日）： 2000年09月29日
請求項（抜粋）：
【請求項1】 メモリセル部と、 前記メモリセル部に基板電圧を供給する電圧発生回路と、 前記基板電圧が供給され、前記電圧発生回路に電圧検出信号を出力する電圧検出回路と、 前記メモリセル部のトランジスタと同時に形成される参照トランジスタと、該参照トランジスタのしきい値に応じた電圧レベルを出力する電圧調整素子と、該電圧レベルに応じた複数のしきい値検出信号を出力する論理回路部とを有し、前記参照トランジスタのしきい値に応じて該複数のしきい値検出信号を出力するしきい値検出回路と、 を有する半導体記憶装置であって、 前記電圧検出回路は、電源電圧が供給される電源端子と、前記基板電圧が供給される入力端子と、該電源端子と該入力端子との間の複数のトランジスタを有するものであって、該複数のトランジスタは前記電源電圧が供給されるゲートを備え、それぞれが直列に接続された複数の第1トランジスタ、及び前記複数のしきい値検出信号が入力されるゲートを備え、それぞれが並列接続となるように前記複数の第1トランジスタそれぞれのドレイン側に接続された複数の第2トランジスタにより構成され、前記複数のしきい値検出信号に応じて経由する前記第2トランジスタを選択することで前記複数の第1トランジスタの個数を異ならせた電流路を選択し、該選択された電流路に流れた電流に応じた前記電圧検出信号が出力されること を特徴とする半導体記憶装置。
IPC (4件)：
G11C 11/4074 ( 200 6.01) ,  H01L 21/822 ( 200 6.01) ,  H01L 27/04 ( 200 6.01) ,  H01L 27/10 ( 200 6.01)
FI (3件)：
G11C 11/34 354 G ,  H01L 27/04 G ,  H01L 27/10 481
引用特許：
審査官引用 (8件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平7-285368   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
  • 基板電圧発生回路
    公報種別：公開公報   出願番号：特願平8-107270   出願人：三星電子株式会社
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平8-019104   出願人：株式会社東芝
全件表示

前のページに戻る

TOP

BOTTOM