特許
J-GLOBAL ID：201203002250131732
半導体装置および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2010-133366
公開番号（公開出願番号）：特開2011-258834
出願日： 2010年06月10日
公開日（公表日）： 2011年12月22日
要約：
【課題】オン電圧が低く、かつ耐圧が低下することを防止し、ゲート容量の低い半導体装置および半導体装置の製造方法を提供すること。また、コストを低減することができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】n-ドリフト領域2の表面層には、pウェル領域3およびn+ソース領域4が選択的に設けられている。また、n+ソース領域4に接し、かつpウェル領域3を貫通し、n-ドリフト領域2に達するトレンチ6が設けられている。トレンチ6の内部には、第1絶縁膜7を介してフィールドプレート8が設けられている。また、トレンチ6の内部には、フィールドプレート8の上方に、第2絶縁膜9を介してゲート電極10が設けられている。第1絶縁膜7は、第2絶縁膜9の膜厚以上の厚さを有する。n-ドリフト領域2の内部には、トレンチ6のコーナー部から底面に跨ってトレンチ6の底面を覆うn--低濃度領域21が設けられている。【選択図】図1
請求項（抜粋）：
第1導電型の第1半導体領域と、
前記第1半導体領域の表面層に設けられた第2導電型の第2半導体領域と、
前記第2半導体領域の表面層に選択的に設けられた第1導電型の第3半導体領域と、
前記第3半導体領域に接し、かつ前記第2半導体領域を貫通し、前記第1半導体領域まで達するトレンチと、
前記トレンチの内部の底面側に、第1絶縁膜を介して設けられた第1電極と、
前記トレンチ内部の前記第1電極の上方に、第2絶縁膜を介して設けられた制御電極と、
前記第2半導体領域および前記第3半導体領域に接する第2電極と、
前記第1半導体領域よりも低い不純物濃度を有し、前記トレンチのコーナー部を覆う第1導電型の第4半導体領域と、を備え、
前記第1電極の前記制御電極側の領域は、前記第1半導体領域と前記第2半導体領域との界面よりも当該第1半導体領域側に位置し、
前記第1電極は、前記第2電極と電気的に接続され、
前記第1絶縁膜は、前記第2絶縁膜の膜厚以上の厚さを有することを特徴とする半導体装置。
IPC (2件)：
FI (7件)：
H01L29/78 652K
, H01L29/78 652J
, H01L29/78 652B
, H01L29/78 658A
, H01L29/78 658B
, H01L29/78 653C
, H01L29/78 652H
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
