特許
J-GLOBAL ID：201203052189149752

半導体装置及びその製造方法、電源装置

発明者：
鎌田 陽一

鎌田 陽一 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 真田 有 ,  山本 雅久
公報種別：公開公報
出願番号（国際出願番号）：特願2011-039949
公開番号（公開出願番号）：特開2012-178419
出願日： 2011年02月25日
公開日（公表日）： 2012年09月13日
要約：
【課題】電極材料が拡散するのを抑制し、特性の向上を実現する。【解決手段】半導体装置を、ゲート電極3とゲート絶縁膜2との間、Al含有オーミック電極4、5とAu配線9との間、及び、ゲート電極3の下方及びAl含有オーミック電極4、5の上方、のいずれかに設けられ、第1TaN層6A、Ta層6B、第2TaN層6Cを順に積層した構造を有する電極材料拡散抑制層6を備えるものとする。【選択図】図1
請求項（抜粋）：
ゲート電極と、 ゲート絶縁膜と、 前記ゲート電極と前記ゲート絶縁膜との間に設けられ、第1TaN層、Ta層、第2TaN層を順に積層した構造を有する電極材料拡散抑制層とを備えることを特徴とする半導体装置。
IPC (8件)：
H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/778
FI (6件)：
H01L29/78 301B ,  H01L29/78 301G ,  H01L21/28 301R ,  H01L29/58 G ,  H01L29/80 H ,  H01L29/80 F
Fターム (83件)：
4M104AA04 ,  4M104AA09 ,  4M104BB02 ,  4M104BB09 ,  4M104BB14 ,  4M104BB17 ,  4M104BB32 ,  4M104CC05 ,  4M104DD37 ,  4M104DD52 ,  4M104DD53 ,  4M104FF17 ,  4M104FF18 ,  4M104HH04 ,  4M104HH05 ,  5F102FA00 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GR04 ,  5F102GV08 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19 ,  5F102HC21 ,  5F140AA01 ,  5F140AA28 ,  5F140BA02 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BB06 ,  5F140BB18 ,  5F140BC12 ,  5F140BD04 ,  5F140BD07 ,  5F140BD11 ,  5F140BE09 ,  5F140BF05 ,  5F140BF07 ,  5F140BF08 ,  5F140BF09 ,  5F140BF10 ,  5F140BF17 ,  5F140BF20 ,  5F140BF22 ,  5F140BF24 ,  5F140BF25 ,  5F140BF26 ,  5F140BF27 ,  5F140BF28 ,  5F140BF29 ,  5F140BF30 ,  5F140BF33 ,  5F140BF43 ,  5F140BG30 ,  5F140BG38 ,  5F140BH07 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BJ15 ,  5F140BJ16 ,  5F140BJ17 ,  5F140BJ18 ,  5F140BJ19 ,  5F140BJ20 ,  5F140BJ25 ,  5F140BK09 ,  5F140BK29 ,  5F140BK38 ,  5F140CA03 ,  5F140CC01 ,  5F140CC02 ,  5F140CC08 ,  5F140CC11 ,  5F140CC12
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM