特許
J-GLOBAL ID：201203087465097190
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
松本 洋一
公報種別：公開公報
出願番号（国際出願番号）：特願2010-278860
公開番号（公開出願番号）：特開2012-129336
出願日： 2010年12月15日
公開日（公表日）： 2012年07月05日
要約：
【課題】低コストで位置合わせ精度を向上し、半導体チップの小型化と高密度実装ができる半導体装置およびその製造方法を提供する。【解決手段】導電パターン付絶縁基板1の導電パターン4に半導体チップ9を載置する第1凹部5を形成し、ポストピン付プリント基板11の貫通孔12に導電パターン4に固着した位置決め用外部端子17を貫通させ、半導体チップ9のゲートパッド9bおよびエミッタ電極パッド9aにポストピン16の先端を位置決めすることで、低コストで前記ポストピン16と前記パッド9bの位置合わせ精度を大幅に向上させることができる。【選択図】 図1
請求項（抜粋）：
導電パターン付絶縁基板と、前記導電パターンに配置された平面形状が四角形の凹部と、該凹部に載置され接合材で固着される半導体チップと、該半導体チップ上に接合材で一端が固着される接続導体柱と、該接続導体柱が固着するプリント基板と、前記導電パターンに固着された位置決め兼用の第1外部端子と、前記導電パターンに固着された前記第1外部端子以外の第2外部端子と、前記第1外部端子が貫通し前記プリント基板に配置される第1貫通孔と、前記第2外部端子が貫通し前記プリント基板に配置される第2貫通孔とを有する半導体装置において、
前記第1外部端子と前記第1貫通孔で前記接続導体柱と前記半導体チップが位置決めされ、前記凹部で前記半導体チップと前記導電パターンが位置決めされ、前記第1貫通孔の大きさが前記第2貫通孔の大きさより小さいことを特徴とする半導体装置。
IPC (2件)：
FI (1件)：
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
