特許
J-GLOBAL ID：201303023633706849
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (3件)：
熊倉 禎男
, 上杉 浩
, 谷口 信行
公報種別：特許公報
出願番号（国際出願番号）：特願2012-102233
公開番号（公開出願番号）：特開2012-178590
特許番号：特許第5035764号
出願日： 2012年04月27日
公開日（公表日）： 2012年09月13日
請求項（抜粋）：
【請求項1】 お互いに直列に接続されてそれぞれのゲートが共通に接続されたn型の駆動トランジスタとp型の負荷トランジスタとからそれぞれが構成され、入力と出力が交叉して接続された2つのインバータと、前記2つのインバータの一方の入力と他方の出力との共通ノードに接続されたn型の第1のアクセストランジスタと、前記2つのインバータの一方の出力と他方の入力との共通ノードに接続されたn型の第2のアクセストランジスタと、をそれぞれが含む複数のメモリセルを有し、
各メモリセルにおいて、
各前記トランジスタが形成されている能動領域の全ては、前記メモリセルに含まれる全ての前記トランジスタのチャネル電流方向が当該メモリセル内で互いに平行となるように配置され、かつ、前記チャネル電流方向と直交する方向の隣接メモリセル間でそれぞれ分離され、
前記ゲートは、各インバータを構成する前記駆動トランジスタと前記負荷トランジスタにおいて共有され、該各インバータを構成する駆動トランジスタが形成されているp型の能動領域と該各インバータを構成する負荷トランジスタが形成されているn型の能動領域とにそれぞれ交差する直線状の共通ゲート線であり、
各インバータを構成する前記駆動トランジスタと該駆動トランジスタに接続された前記第1または第2のアクセストランジスタとは、該駆動トランジスタのゲートと該アクセストランジスタのゲートとの間のp型の能動領域に形成されたn型不純物領域によって接続されている
半導体記憶装置。
IPC (2件)：
H01L 27/11 ( 200 6.01)
, H01L 21/8244 ( 200 6.01)
