特許
J-GLOBAL ID:201603003853449113
半導体素子の形成方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
藤本 健司
公報種別:公開公報
出願番号(国際出願番号):特願2014-182774
公開番号(公開出願番号):特開2016-058500
出願日: 2014年09月08日
公開日(公表日): 2016年04月21日
要約:
【課題】チャネル形成用の半導体領域とゲート酸化膜の界面に原子オーダーの平坦性を備えた半導体素子の形成方法を提供する。【解決手段】表面に素子分離パターンが形成されているSi半導体基板を不活性ガス雰囲気中に配し、900°C以下で所定時間アニール処理する。アニール処理前に、該アニール処理のアニール温度より低い温度での加熱処理を施す工程を含む。【選択図】図3
請求項(抜粋):
FETの形成過程において、表面に素子分離パターンが形成されているSi半導体基板を不活性ガス雰囲気中に配し、900°C以下で所定時間アニール処理する工程を含む半導体素子の形成方法。
IPC (4件):
H01L 21/336
, H01L 29/78
, H01L 21/324
, H01L 21/316
FI (3件):
H01L29/78 301H
, H01L21/324 X
, H01L21/316 A
Fターム (19件):
5F058BC02
, 5F058BF73
, 5F058BH01
, 5F058BH02
, 5F058BJ01
, 5F140AA01
, 5F140BA01
, 5F140BA20
, 5F140BC17
, 5F140BE01
, 5F140BE07
, 5F140BG08
, 5F140BG14
, 5F140BH15
, 5F140CB01
, 5F140CB04
, 5F140CB08
, 5F140CF04
, 5F140CF05
引用特許:
前のページに戻る