特許
J-GLOBAL ID：201703003356941885

半導体メモリ装置

発明者：
竹村 保彦

竹村 保彦 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：特許公報
出願番号（国際出願番号）：特願2012-023677
公開番号（公開出願番号）：特開2012-182446
特許番号：特許第6081704号
出願日： 2012年02月07日
公開日（公表日）： 2012年09月20日
請求項（抜粋）：
【請求項1】 基板上に設けられた2本以上のビット線と、 前記ビット線上に設けられ、第1及び第2の溝を有する絶縁体と、 前記絶縁体の頂部に設けられた導電層と、 前記第1の溝の底面において第1のコンタクトプラグを介して前記ビット線と電気的に接続された第1の半導体領域と、 前記第1の半導体領域を介して前記第1の溝の側面と重なる第1のワード線と、 前記第2の溝の底面において第2のコンタクトプラグを介して前記ビット線と電気的に接続された第2の半導体領域と、 前記第2の半導体領域を介して前記第2の溝の側面と重なる第2のワード線と、 第3のコンタクトプラグを介して前記導電層と電気的に接続されたキャパシタと、を有し、 前記第1及び前記第2の半導体領域は、それぞれ前記第1及び前記第2の溝の底面から側面を経て前記導電層上に連続的に設けられていることを特徴とする半導体メモリ装置。
IPC (2件)：
H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01)
FI (2件)：
H01L 27/10 671 A ,  H01L 27/10 621 C
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM