特許
J-GLOBAL ID：201703010646608825
メモリ制御回路およびキャッシュメモリ
発明者：
,
出願人/特許権者：
代理人 (4件)：
関根 毅
, 勝沼 宏仁
, 鈴木 順生
, 川崎 康
公報種別：特許公報
出願番号（国際出願番号）：特願2013-185695
公開番号（公開出願番号）：特開2015-052940
特許番号：特許第6130758号
出願日： 2013年09月06日
公開日（公表日）： 2015年03月19日
請求項（抜粋）：
【請求項1】 キャッシュメモリの特定のタグアドレスに対する読み出し要求があった場合に、前記特定のタグアドレスとは異なるタグアドレスのデータを前記キャッシュメモリから読み出して格納するローカルバッファと、
前記キャッシュメモリおよび前記ローカルバッファに対するアクセスを制御する制御部と、を備え、
前記ローカルバッファは、前記キャッシュメモリよりも記憶容量が小さくて高速アクセスが可能で、かつ、前記キャッシュメモリに記憶されているデータの一部を重複して記憶するメモリ制御回路。
IPC (1件)：
FI (5件)：
G06F 12/08 505 B
, G06F 12/08 553 B
, G06F 12/08 579
, G06F 12/08 505 C
, G06F 12/08 543 B
