特許

J-GLOBAL ID：201803006328223116

半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物

発明者： 奥田 肇 ,  アドリアン ジョイタ
出願人/特許権者： ローム株式会社
代理人 (1件)： 特許業務法人あい特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2017-020726
公開番号（公開出願番号）：特開2018-129378
出願日： 2017年02月07日
公開日（公表日）： 2018年08月16日
要約：

【課題】トレンチにゲート電極が埋め込まれた構造において、チャネル長が短くなるのを抑制できる半導体装置およびそのような構造の半導体装置の製造方法ならびに半導体ウエハ構造物を提供する。【解決手段】半導体装置は、ゲートトレンチ28が第1主面3に形成された半導体層2を含む。ゲートトレンチ28には、ゲート絶縁膜31を挟んでゲート電極32が埋め込まれている。半導体層2の表層部には、ゲート絶縁膜31を挟んでゲート電極32と対向するp型ボディ領域45が形成されている。p型ボディ領域45の表層部には、ゲート絶縁膜31を挟んでゲート電極32と対向するn+型ソース領域46が形成されている。ゲートトレンチ28の側壁34およびゲート電極32の上面40によって区画された凹所41には、ゲートトレンチ28の側壁34を被覆する側壁絶縁膜51が形成されている。【選択図】図2

請求項（抜粋）：

トレンチが形成された主面を有する第1導電型の半導体層と、 前記トレンチの側壁に沿って形成されたゲート絶縁層を挟んで前記トレンチに埋め込まれ、前記半導体層の前記主面よりも下方に位置する上面を有するゲート電極と、 前記半導体層の前記主面の表層部に形成され、前記ゲート絶縁層を挟んで前記ゲート電極と対向する第2導電型領域と、 前記第2導電型領域の表層部に形成され、前記ゲート絶縁層を挟んで前記ゲート電極と対向する第1導電型領域と、 前記トレンチの前記側壁および前記ゲート電極の前記上面によって区画された凹所において前記トレンチの前記側壁を被覆する側壁絶縁層とを含む、半導体装置。

IPC (9件)：

H01L 29/78 ,  H01L 29/06 ,  H01L 21/336 ,  H01L 29/739 ,  H01L 21/823 ,  H01L 27/088 ,  H01L 29/41 ,  H01L 29/423 ,  H01L 29/49

FI (15件)：

H01L29/78 652K ,  H01L29/78 652N ,  H01L29/78 652Q ,  H01L29/78 653C ,  H01L29/78 652P ,  H01L29/78 652M ,  H01L29/78 652B ,  H01L29/78 658G ,  H01L29/78 658A ,  H01L29/78 655A ,  H01L27/08 102E ,  H01L27/08 102C ,  H01L27/08 102B ,  H01L29/44 L ,  H01L29/58 G

Fターム (52件)：

4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB03 ,  4M104BB40 ,  4M104CC05 ,  4M104DD04 ,  4M104DD26 ,  4M104DD43 ,  4M104DD55 ,  4M104DD63 ,  4M104EE03 ,  4M104EE09 ,  4M104FF02 ,  4M104FF04 ,  4M104FF06 ,  4M104FF10 ,  4M104GG08 ,  4M104GG10 ,  4M104GG18 ,  4M104HH20 ,  5F048AC01 ,  5F048AC03 ,  5F048AC06 ,  5F048BA06 ,  5F048BA07 ,  5F048BB01 ,  5F048BB02 ,  5F048BB06 ,  5F048BB11 ,  5F048BB19 ,  5F048BC02 ,  5F048BC03 ,  5F048BC12 ,  5F048BC19 ,  5F048BC20 ,  5F048BD02 ,  5F048BD07 ,  5F048BE02 ,  5F048BE03 ,  5F048BE05 ,  5F048BE09 ,  5F048BF02 ,  5F048BF16 ,  5F048BF18 ,  5F048BG13 ,  5F048BG14 ,  5F048BH04 ,  5F048CB07 ,  5F048DA24 ,  5F048DA25 ,  5F048DA27

引用特許：

審査官引用 (8件)

• 縦形MOSトランジスタの製造方法
  公報種別：公開公報   出願番号：特願2003-099926   出願人：セイコーインスツルメンツ株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平9-262159   出願人：三洋電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2011-037421   出願人：株式会社東芝
• トレンチゲート電界効果トランジスタ及びその製造方法
  公報種別：公表公報   出願番号：特願2008-513715   出願人：フェアチャイルド・セミコンダクター・コーポレーション
• 半導体ウェーハおよび半導体素子の製造方法
  公報種別：公開公報   出願番号：特願2013-061124   出願人：株式会社東芝
• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2005-344201   出願人：ローム株式会社
• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願2008-297030   出願人：NECエレクトロニクス株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2009-292162   出願人：三洋電機株式会社, 三洋半導体株式会社