特許
J-GLOBAL ID：201903005697185881

半導体装置、及び電子機器

発明者：
藤川 最史

藤川 最史 について

, 
桑原 秀明

桑原 秀明 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2018-204639
公開番号（公開出願番号）：特開2019-050394
出願日： 2018年10月31日
公開日（公表日）： 2019年03月28日
要約：
【課題】大画面化しても低消費電力、歩留まり及び信頼性の向上を実現するための半導体装置の構造及びその作製方法を提供する。【解決手段】画面で使われる画素薄膜トランジスタを逆スタガ型薄膜トランジスタで作製する。その逆スタガ型薄膜トランジスタにおいて、ソース配線、ゲート電極を同一平面上に作製する。また、ソース配線と逆スタガ型薄膜トランジスタ、画素電極と逆スタガ型薄膜トランジスタをつなぐ金属配線を同一工程で作製する。【選択図】図3
請求項（抜粋）：
絶縁表面上に形成されたソース配線と、 前記ソース配線表面に形成された金属被膜を有し、 前記絶縁膜上に形成されたゲート電極と、 前記ゲート電極及び前記金属被膜上に形成された絶縁膜と、 前記絶縁膜上に形成された第1の非晶質半導体膜と、 前記第1の非晶質半導体膜上に形成されたn型を付与する不純物元素を含んだ第2の非晶質半導体膜と、 前記第2の非晶質半導体膜上に形成された第1の層間絶縁膜と、 前記第1の層間絶縁膜上に形成された第2の層間絶縁膜と、 ソース配線及び画素部のTFTを電気的に接続する金属配線と、 画素部のTFT及び保持容量を電気的に接続する透明電極からなる画素電極と、 メッキ処理された端子部とを有することを特徴とする半導体装置。
IPC (4件)：
H01L 29/786 ,  G02F 1/136 ,  H01L 21/336 ,  G02F 1/134
FI (5件)：
H01L29/78 612C ,  G02F1/1368 ,  H01L29/78 617N ,  H01L29/78 619A ,  G02F1/1345
Fターム (67件)：
2H092GA43 ,  2H092JA25 ,  2H092JA46 ,  2H092JB07 ,  2H092JB33 ,  2H092JB57 ,  2H092JB68 ,  2H092JB69 ,  2H092KA05 ,  2H092KA12 ,  2H092KA18 ,  2H092KA22 ,  2H092KB04 ,  2H092KB14 ,  2H092KB24 ,  2H092KB25 ,  2H092MA01 ,  2H092NA28 ,  2H192AA24 ,  2H192BC31 ,  2H192BC72 ,  2H192CB02 ,  2H192CB13 ,  2H192CC72 ,  2H192DA12 ,  2H192FA64 ,  5F110AA09 ,  5F110AA28 ,  5F110AA30 ,  5F110BB02 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110EE01 ,  5F110EE02 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE28 ,  5F110EE30 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110GG02 ,  5F110GG15 ,  5F110GG25 ,  5F110GG43 ,  5F110GG45 ,  5F110HJ12 ,  5F110HJ13 ,  5F110HK09 ,  5F110HK16 ,  5F110HK33 ,  5F110HK35 ,  5F110HL02 ,  5F110HL07 ,  5F110HM15 ,  5F110HM18 ,  5F110NN02 ,  5F110NN12 ,  5F110NN22 ,  5F110NN35 ,  5F110NN72 ,  5F110NN73 ,  5F110QQ08
引用特許：
審査官引用 (19件)
全件表示

前のページに戻る

TOP

BOTTOM