Pat
J-GLOBAL ID：200903001864195840

半導体装置及びその製造方法

Inventor：
佐次田 直也

About 佐次田 直也

, 
尾崎 康孝

About 尾崎 康孝

, 
永井 孝一

About 永井 孝一

, 
菊池 秀明

About 菊池 秀明


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (2)： 北野 好人 ,  三村 治彦
Gazette classification：公開公報
Application number (International application number)：2004330438
Publication number (International publication number)：2006049795
Application date： Nov. 15, 2004
Publication date： Feb. 16, 2006
Summary：
【課題】キャパシタを有する信頼性の高い半導体装置を高い歩留りで製造し得る半導体装置及びその製造方法を提供する。【解決手段】半導体基板10上に形成された第1の絶縁膜26と、ソース/ドレイン拡散層22に達する第1のコンタクトホール28a内に埋め込まれた第1の導体プラグ32と、第1の絶縁膜上に形成されたキャパシタ44と、第1の絶縁膜上に、キャパシタを覆うように形成された第1の水素拡散防止膜48と、第1の水素拡散防止膜上に形成され、表面が平坦化された第2の絶縁膜50と、第2の絶縁膜上に形成された第2の水素拡散防止膜52と、キャパシタの下部電極38又は上部電極42に達する第2のコンタクトホール56内に埋め込まれた第2の導体プラグ62と、第1の導体プラグに達する第3のコンタクトホール58内に埋め込まれた第3の導体プラグ62と、第2の導体プラグ又は第3の導体プラグに接続された配線64とを有している。【選択図】 図1
Claim (excerpt)：
半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース/ドレイン拡散層とを有するトランジスタと、 前記半導体基板上及び前記トランジスタ上に形成された第1の絶縁膜と、 前記ソース/ドレイン拡散層に達する第1のコンタクトホール内に埋め込まれた第1の導体プラグと、 前記第1の絶縁膜上に形成され、下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有するキャパシタと、 前記第1の絶縁膜上に、前記キャパシタを覆うように形成され、水素の拡散を防止する第1の水素拡散防止膜と、 前記第1の水素拡散防止膜上に形成され、表面が平坦化された第2の絶縁膜と、 前記第2の絶縁膜上に形成され、水素の拡散を防止する第2の水素拡散防止膜と、 前記下部電極又は前記上部電極に達する第2のコンタクトホール内に埋め込まれた第2の導体プラグと、 前記第1の導体プラグに達する第3のコンタクトホール内に埋め込まれた第3の導体プラグと、 前記第2の水素拡散防止膜上に形成され、前記第2の導体プラグ又は前記第3の導体プラグに接続された配線と を有することを特徴とする半導体装置。
IPC (3)：
H01L 27/105 ,  H01L 21/824 ,  H01L 27/108
FI (3)：
H01L27/10 444B ,  H01L27/10 621Z ,  H01L27/10 651
F-Term (27)：
5F083AD21 ,  5F083FR02 ,  5F083GA25 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA45 ,  5F083JA56 ,  5F083JA58 ,  5F083JA60 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083MA18 ,  5F083MA19 ,  5F083PR23 ,  5F083PR33 ,  5F083PR34 ,  5F083PR40
Patent cited by the Patent：
Cited by applicant (11)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM