Pat
J-GLOBAL ID:200903008596943876

選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (4): 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
Gazette classification:公開公報
Application number (International application number):2008004946
Publication number (International publication number):2008182227
Application date: Jan. 11, 2008
Publication date: Aug. 07, 2008
Summary:
【課題】選択的に成長された相変化層を備える相変化メモリ素子及びその製造方法を提供する。【解決手段】相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、相変化層は、相変化層の選択的成長のためのシード層上に備えられたことを特徴とする相変化メモリ素子及びその製造方法である。前記シード層は、下部電極上に備えられる。前記下部電極と前記シード層との間に下部電極コンタクト層がさらに備えられる。【選択図】図1
Claim (excerpt):
相変化層を備えるストレージノードと、それに連結されたスイッチング素子と、を備える相変化メモリ素子において、 前記相変化層は、前記相変化層の選択的成長のためのシード層上に形成されたことを特徴とする相変化メモリ素子。
IPC (2):
H01L 27/105 ,  H01L 45/00
FI (2):
H01L27/10 448 ,  H01L45/00 A
F-Term (15):
5F083FZ10 ,  5F083GA11 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA60 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083PR21 ,  5F083PR40
Patent cited by the Patent:
Cited by examiner (11)
Show all

Return to Previous Page