Pat
J-GLOBAL ID:200903010261017920

積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法

Inventor:
Applicant, Patent owner:
Agent (12): 岡部 正夫 ,  加藤 伸晃 ,  産形 和央 ,  臼井 伸一 ,  藤野 育男 ,  越智 隆夫 ,  本宮 照久 ,  高梨 憲通 ,  朝日 伸光 ,  高橋 誠一郎 ,  吉澤 弘司 ,  松井 孝夫
Gazette classification:公開公報
Application number (International application number):2004372380
Publication number (International publication number):2005277385
Application date: Dec. 24, 2004
Publication date: Oct. 06, 2005
Summary:
【課題】 グリーンシートへのスルーホールの形成を必要としない、かつ、低コストで製造時間を短縮でき生産性を向上させた、積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法を提供すること。【解決手段】 コイル配線接続用の層間接続用電極をキャリアフィルム上に形成し、次いで該層間接続用電極上およびキャリアフィルム上にフェライト層を全面塗布しグリーンシートを作製し、該層間接続用電極上を覆っているフェライト層を研磨して除去し該層間接続用電極の表面を露出させ、さらに、該層間接続用電極の表面を覆うように該層間接続用電極および該フェライト層の上にコイル部となる内部電極を形成する、積層チップインダクタ形成用部材および積層チップインダクタ部品の製造方法。【選択図】 図2
Claim (excerpt):
コイル配線接続用の層間接続用電極をキャリアフィルム上に形成し、次いで該層間接続用電極上およびキャリアフィルム上にフェライト層を全面塗布しグリーンシートを作製し、該層間接続用電極上を覆っているフェライト層を研磨して除去し該層間接続用電極の表面を露出させ、さらに、該層間接続用電極の表面を覆うように該層間接続用電極および該フェライト層の上にコイル部となる内部電極を形成することを特徴とする積層チップインダクタ形成用部材の製造方法。
IPC (2):
H01F41/04 ,  H01F17/00
FI (3):
H01F41/04 C ,  H01F41/04 B ,  H01F17/00 D
F-Term (8):
5E062DD04 ,  5E062FF01 ,  5E070AA01 ,  5E070AB02 ,  5E070BA12 ,  5E070CB02 ,  5E070CB13 ,  5E070CB17
Patent cited by the Patent:
Cited by applicant (4)
Show all
Cited by examiner (10)
Show all

Return to Previous Page