Pat
J-GLOBAL ID：200903039156822026

半導体装置及びその製造方法

Inventor：
柏原 慶一朗

About 柏原 慶一朗

, 
山口 直

About 山口 直

, 
奥平 智仁

About 奥平 智仁

, 
堤 聡明

About 堤 聡明


Applicant, Patent owner：
株式会社ルネサステクノロジ

About 株式会社ルネサステクノロジ


Agent (3)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
Gazette classification：公開公報
Application number (International application number)：2006117413
Publication number (International publication number)：2007294496
Application date： Apr. 21, 2006
Publication date： Nov. 08, 2007
Summary：
【課題】ニッケルシリサイド(NiSi)領域でのニッケルシリサイド凝集反応を抑制し、耐熱性を向上させた半導体装置及びその製造方法を実現する。【解決手段】NチャネルMISトランジスタのニッケルシリサイド領域に、窒素(N2)イオンを注入し、PチャネルMISトランジスタのニッケルシリサイド領域に、二フッ化ホウ素(BF2)イオンを注入する。各トランジスタにおいて、窒素イオン及びホウ素イオンがそれぞれ注入されておれば、ニッケルシリサイド凝集反応が抑制される。よって、耐熱性を向上させた半導体装置が得られる。【選択図】図7
Claim (excerpt)：
半導体基板と、 前記半導体基板上に形成された第1ゲート絶縁膜、前記第1ゲート絶縁膜上に形成された第1ゲート電極、前記半導体基板表面のうち前記第1ゲート電極を挟む位置に形成されたn形ソース領域及びn形ドレイン領域、並びに、前記第1ゲート電極、前記n形ソース領域及び前記n形ドレイン領域のうち少なくとも一つの表面に形成された第1ニッケルシリサイド(NiSi)領域を含むNチャネルMIS(Metal Insulator Semiconductor)トランジスタと、 前記半導体基板上に形成された第2ゲート絶縁膜、前記第2ゲート絶縁膜上に形成された第2ゲート電極、前記半導体基板表面のうち前記第2ゲート電極を挟む位置に形成されたp形ソース領域及びp形ドレイン領域、並びに、前記第2ゲート電極、前記p形ソース領域及び前記p形ドレイン領域のうち少なくとも一つの表面に形成された第2ニッケルシリサイド(NiSi)領域を含むPチャネルMISトランジスタと を備え、 前記第1ニッケルシリサイド領域には、窒素(N2)イオンが注入され、 前記第2ニッケルシリサイド領域には、二フッ化ホウ素(BF2)イオンが注入された 半導体装置。
IPC (4)：
H01L 21/823 ,  H01L 27/092 ,  H01L 21/28 ,  H01L 29/417
FI (3)：
H01L27/08 321F ,  H01L21/28 301S ,  H01L29/50 M
F-Term (31)：
4M104AA01 ,  4M104BB01 ,  4M104BB21 ,  4M104BB39 ,  4M104CC01 ,  4M104DD04 ,  4M104DD37 ,  4M104DD43 ,  4M104DD55 ,  4M104DD79 ,  4M104DD80 ,  4M104DD84 ,  4M104DD91 ,  4M104FF14 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F048AA07 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BC06 ,  5F048BC18 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM