Pat
J-GLOBAL ID：200903043114256028

半導体装置およびその製造方法

Inventor：
松田 修

About 松田 修

, 
小林 俊雅

About 小林 俊雅

, 
中山 典一

About 中山 典一

, 
河合 弘治

About 河合 弘治


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 杉浦 正知
Gazette classification：公開公報
Application number (International application number)：1998112569
Publication number (International publication number)：1999307870
Application date： Apr. 22, 1998
Publication date： Nov. 05, 1999
Summary：
【要約】 (修正有)【課題】 窒化物系III-V族化合物半導体を用いた半導体レーザや発光ダイオードに適用して好適な半導体装置及びその製造方法を提供する。【解決手段】 c面サファイア基板11上のAlGaInN系半導体層20に複数の半導体レーザが基板11に達する溝24により互いに分離して形成され、p側電極21およびn側電極22が形成されたGaN系半導体レーザウェハーを用意しこのウェハーを、各ペレット毎に光出力モニター用のフォトダイオードおよびはんだ層34、36が形成されたフォトダイオード内蔵Siウェハーと、電極21および22とはんだ層34、36をそれぞれ貼り合わせ、基板11を裏面側から溝24に達するまでラッピングするか、基板11を裏面側からダイシングして、フォトダイオード内蔵Siウェハー上の各半導体レーザを互いに分離する。この内蔵Siウェハーをダイシングにより各ペレット毎に分割しパッケージに組み立てる。
Claim (excerpt)：
複数の素子が形成された窒化物系III-V族化合物半導体層を一方の主面に有する第1の基板の上記窒化物系III-V族化合物半導体層側の表面を第2の基板の一方の主面と貼り合わせる工程と、上記貼り合わされた上記第1の基板および上記第2の基板を複数に分割する工程とを有することを特徴とする半導体装置の製造方法。
IPC (6)：
H01S 3/18 ,  H01L 21/02 ,  H01L 21/301 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 31/0232
FI (5)：
H01S 3/18 ,  H01L 21/02 B ,  H01L 21/78 L ,  H01L 29/80 B ,  H01L 31/02 D
Patent cited by the Patent：
Cited by examiner (15)
Show all

Return to Previous Page

TOP

BOTTOM