Pat
J-GLOBAL ID:200903051712308779

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 宮田 金雄 (外3名)
Gazette classification:公開公報
Application number (International application number):1996043427
Publication number (International publication number):1996340091
Application date: Feb. 29, 1996
Publication date: Dec. 24, 1996
Summary:
【要約】【課題】 本発明は、キャパシタ下部電極、誘電体膜、およびキャパシタ上部電極からなる薄膜キャパシタにおいて、キャパシタの低誘電率化を防止し、半導体集積回路の高品位化を図ることを目的とする。【解決手段】 誘電体膜中の欠陥の低減および発生の抑制を図り、または誘電体中への不純物拡散を防止し、更には誘電体膜と電極との格子整合を図ることにより上記目的を達成する。
Claim (excerpt):
半導体基板上に形成されたキャパシタ下部電極と、該キャパシタ下部電極の上に形成され高エネルギ照射された高誘電率材料からなる誘電体膜と、該誘電体膜の上に形成されたキャパシタ上部電極とを備えた薄膜キャパシタを有することを特徴とする半導体装置。
IPC (5):
H01L 27/108 ,  H01L 21/8242 ,  H01G 4/33 ,  H01L 27/04 ,  H01L 21/822
FI (3):
H01L 27/10 651 ,  H01G 4/06 102 ,  H01L 27/04 C
Patent cited by the Patent:
Cited by examiner (15)
Show all

Return to Previous Page