Pat
J-GLOBAL ID：200903059879921848

炭化珪素半導体素子

Inventor：
辻 崇

About 辻 崇


Applicant, Patent owner：
富士電機ホールディングス株式会社

About 富士電機ホールディングス株式会社


Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：2004160514
Publication number (International publication number)：2005340685
Application date： May. 31, 2004
Publication date： Dec. 08, 2005
Summary：
【課題】六方晶炭化珪素ウェハ上にUMOSFETを作製する場合、主表面が(000-1)面である場合、逆バイアス時のリーク電流の増加や絶縁破壊電圧の低下を引き起こす問題があった。移動度を低下させることなく、欠陥密度の改善を図る。【解決手段】(11-20)面を主表面とするn型4H-SiCあるいは6H-SiC基板1上に順次、熱CVD法により5μm、1016cm-3のn型ドリフト層2、1μm、1017cm-3のp型ベース層3、0.5μm、1019cm-3のn型ソース層4をエピタキシャル成長で形成させる。その基板1をソース層4、ベース層3を部分的に完全に除去できる深さまで反応性イオンエッチング法により垂直にエッチングして、トレンチ11を形成する。トレンチ側壁のMOS界面が4H-SiC(03-38)面あるいは6H-SiC(01-14)面となるように<11-20>方向から見たときのトレンチ外周の長方形の長辺が<1-100>方向から54.7°の成す角となるようにエッチングした。【選択図】 図1
Claim (excerpt)：
(11-20)面と成す角が5°以内の面を主表面とする第1の伝導型である炭化珪素半導体基板上に第1の伝導型であるドリフト層、第2の伝導型であるベース層、第1の伝導型であるソース層を順次形成し、ソース層およびベース層を貫通しドリフト層に達するトレンチの側壁が主表面に対して70°以上の角度を持ち、該トレンチ内に絶縁層とゲート電極を有するMOS構造であって、前記側壁が(03-38)面と成す角が10°以内であることを特徴とする炭化珪素半導体素子。
IPC (3)：
H01L29/78 ,  H01L21/336 ,  H01L29/04
FI (5)：
H01L29/78 652T ,  H01L29/78 652E ,  H01L29/78 653A ,  H01L29/04 ,  H01L29/78 658G
Patent cited by the Patent：
Cited by applicant (5)
  • 特許第3460585号公報
  • MOSデバイス
    Gazette classification：公開公報   Application number：特願2001-060383   Applicant：株式会社シクスオン, 関西電力株式会社, 住友電気工業株式会社, 三菱商事株式会社
  • 炭化珪素半導体装置
    Gazette classification：公開公報   Application number：特願平8-009625   Applicant：株式会社デンソー, 株式会社豊田中央研究所
Show all
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM