Pat
J-GLOBAL ID:200903078103972552

半導体素子のキャパシタ製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 三枝 英二 (外8名)
Gazette classification:公開公報
Application number (International application number):2000341575
Publication number (International publication number):2001144272
Application date: Nov. 09, 2000
Publication date: May. 25, 2001
Summary:
【要約】【課題】 Ta2O5キャパシタにおいてTa2O5誘電体膜とTiN上部電極間の界面反応による誘電体特性劣化を防ぐために、上部電極としてTaNを用いてTa2O5キャパシタの誘電体特性劣化を防止することは勿論のこと、TaNの高い仕事関数によるTa2O5キャパシタの漏れ電流特性を改善することのできる半導体素子のキャパシタ製造方法を提供すること。【解決手段】 本発明に係る半導体素子のキャパシタ製造方法は、半導体素子を形成するためのいろいろな要素が形成された基板上に下部電極を形成する段階と、前記下部電極上にTa2O5誘電体膜を形成する段階と、前記Ta2O5誘電体膜上にTaN膜からなる上部電極を形成する段階とを含んでなることを特徴とする。
Claim (excerpt):
半導体素子を形成するためのいろいろな要素が形成された基板上に下部電極を形成する段階と、前記下部電極上にTa2O5誘電体膜を形成する段階と、前記Ta2O5誘電体膜上にTaN膜からなる上部電極を形成する段階とを含んでなることを特徴とする半導体素子のキャパシタ製造方法。
IPC (4):
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (3):
H01L 27/10 651 ,  H01L 27/04 C ,  H01L 27/10 621 C
Patent cited by the Patent:
Cited by examiner (17)
Show all

Return to Previous Page