Pat

J-GLOBAL ID：200903092581379460

ビットラインの酸化を防止するための半導体メモリー装置の製造方法及び半導体メモリー装置

Inventor： 朴 泳 雨 ,  盧 ▲シュン▼ ▲ヨウ▼ ,  具 本 榮 ,  姜 昌 珍 ,  鄭 ▲テツ▼ ,  南 碩 ▲祐▼
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 八田 幹雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998076143
Publication number (International publication number)：1999017150
Application date： Mar. 24, 1998
Publication date： Jan. 22, 1999
Summary：

【要約】【課題】 ミスアラインによりビットラインが酸化されることを防止できる半導体メモリー装置の製造方法及び半導体メモリー装置を提供する。【解決手段】 半導体基板200の活性領域にゲート、ソース及びドレーンを具備するトランジスターを形成する。ソースと接続されたパッド42を形成し、この結果物上に第1絶縁膜44を形成する。第1絶縁膜44上に、ドレーンと接続されたビットライン46+48を形成し、この結果物上に酸化防止膜50を形成する。酸化防止膜50上に第2絶縁膜52を形成し、パッドを露出させるコンタクトホール58を形成する。コンタクトホール58の内側壁にスペーサ60を形成し、コンタクトホール58を通じパッドと接続されたストレージ電極62を形成する。そして、ストレージ電極62が形成された結果物上に誘電体膜64及びプレート電極66を順に形成する。これにより、ビットラインが酸化されることを防止できる。

Claim (excerpt)：

半導体基板の活性領域にゲート、ソース及びドレーンを具備するトランジスターを形成する段階と、トランジスターが形成された前記半導体基板上に、前記ソースと接続されたパッドを形成する段階と、前記パッドが形成された前記半導体基板の全面に第1絶縁膜を形成する段階と、前記第1絶縁膜上に、前記ドレーンと接続されたビットラインを形成する段階と、前記ビットラインが形成された前記第1絶縁膜の全面に、前記ビットラインの酸化を防止するための酸化防止膜を形成する段階と、前記酸化防止膜上に第2絶縁膜を形成する段階と、前記パッドを露出させるコンタクトホールを形成する段階と、前記コンタクトホールの内側壁にスペーサを形成する段階と、前記コンタクトホールを通じ前記パッドと接続されたストレージ電極を形成する段階と、前記ストレージ電極上を含む前記第2絶縁膜上に誘電体膜及びプレート電極を順に形成する段階と、を具備することを特徴とする半導体メモリー装置の製造方法。

IPC (3)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/768

FI (3)：

H01L 27/10 681 B ,  H01L 21/90 A ,  H01L 27/10 621 B

Patent cited by the Patent：

Cited by examiner (15)

• ダイナミック型半導体記憶装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平4-190994   Applicant：株式会社東芝
• 半導体装置のキャパシタ製造方法
  Gazette classification：公開公報   Application number：特願平7-214682   Applicant：三星電子株式会社
• 半導体集積回路装置の製造方法および半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平7-208037   Applicant：株式会社日立製作所, 日本テキサス・インスツルメンツ株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平7-211582   Applicant：沖電気工業株式会社
• 半導体メモリ装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平4-224227   Applicant：三星電子株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-330994   Applicant：エルジイ・セミコン・カンパニイ・リミテッド
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-210787   Applicant：日本電気株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-234861   Applicant：日本電気株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平8-002108   Applicant：日本電気株式会社
• 二重のセル・プレートを備えた複数ポリ・スペーサ・スタック型キャパシタ
  Gazette classification：公開公報   Application number：特願平4-066556   Applicant：マイクロン・テクノロジー・インコーポレイテッド
• スタック型Wセル・キャパシタ
  Gazette classification：公開公報   Application number：特願平3-339273   Applicant：マイクロン・テクノロジー・インコーポレイテッド
• 高集積DRAM素子及びその製造方法
  Gazette classification：公開公報   Application number：特願平8-155698   Applicant：三星電子株式会社
• 半導体記憶装置とその製造方法
  Gazette classification：公開公報   Application number：特願平7-254218   Applicant：株式会社東芝
• 半導体記憶装置の製造方法
  Gazette classification：公開公報   Application number：特願平8-124332   Applicant：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
• 半導体集積回路装置
  Gazette classification：公開公報   Application number：特願平7-257463   Applicant：株式会社日立製作所