Pat
J-GLOBAL ID:200903094661034920

集積回路及び当該集積回路をテストするための方法

Inventor:
Applicant, Patent owner:
Agent (3): 津軽 進 ,  宮崎 昭彦 ,  青木 宏義
Gazette classification:公表公報
Application number (International application number):2003504543
Publication number (International publication number):2004521352
Application date: Jun. 10, 2002
Publication date: Jul. 15, 2004
Summary:
本発明による集積回路が、自身の動作モードをセットするための制御信号(n、s、t)を受信するための第一の入力部(2a、2b、2c)を有する複数のユニット(C1、C2、C3、C4;1)を有する。前記ユニットは、ファンクショナルモードと、スキャンインモードと、スキャンアウトモードとを有する。ファンクショナルモード(n=1、s=0、t=1)において論理動作が一つ又はそれより多くの第二の入力部(4a、4b)において受信される信号で行われる。当該論理動作の結果は、内部ノード(6)を介して出力部(10)にもたらされる。スキャンインモード(n=0、s=1、t=0)においてスキャン入力部における値が内部ノード(6)に記憶される。スキャンアウトモード(n=0、s=0、t=1)において内部ノード(6)における値が出力部(10)にもたらされる。本発明による集積回路は、入力信号(a、b)での前記論理動作の結果が、内部ノード(6)に記憶されると共に前記ユニットの出力部(10)がディスエーブルされる評価モードを更に有する。
Claim (excerpt):
自身の動作モードをセットするための制御信号を受信するための第一の入力部を有する複数のユニットを有する集積回路であって、前記ユニットは、ファンクショナルモードと、スキャンインモードと、スキャンアウトモードとを有し、 前記ファンクショナルモードにおいて、論理動作が、一つ又はそれより多くの第二の入力部において受信される信号で行われ、当該論理動作の結果が内部ノードを介して出力部にもたらされ、 前記スキャンインモードにおいて、スキャン入力部における値が前記内部ノードに記憶され、 前記スキャンアウトモードにおいて、前記内部ノードにおける前記値が前記出力部にもたらされる 集積回路において、前記入力信号での前記論理動作の結果が、前記内部ノードに記憶されると共に、前記ユニットの前記出力部がディスエーブルされる評価モードを更に有することを特徴とする集積回路。
IPC (4):
G01R31/28 ,  H01L21/822 ,  H01L27/04 ,  H03K19/00
FI (3):
G01R31/28 G ,  H03K19/00 B ,  H01L27/04 T
F-Term (23):
2G132AA01 ,  2G132AA06 ,  2G132AB01 ,  2G132AC14 ,  2G132AK07 ,  2G132AK14 ,  2G132AK23 ,  2G132AL00 ,  2G132AL03 ,  5F038DT06 ,  5F038DT17 ,  5F038EZ20 ,  5J056AA03 ,  5J056BB51 ,  5J056BB60 ,  5J056CC00 ,  5J056CC16 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056EE12 ,  5J056FF07 ,  5J056FF10
Patent cited by the Patent:
Cited by applicant (9)
Show all
Cited by examiner (10)
Show all

Return to Previous Page