半導体素子

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：松本洋一
Gazette classification：公開公報
Application number (International application number)：2013016606
Publication number (International publication number)：2013102213
Application date： Jan. 31, 2013
Publication date： May. 23, 2013
Summary：

【課題】超接合ウエハの作製に有利で、かつトレンチゲート構造の作製にも有利な面方位を備えた構成とすること。【解決手段】 (100)面を表面とするN型半導体基板1に、<001>方向に伸び、かつ(010)面と(0-10)面を側面とする第1のトレンチ2を複数形成し、このトレンチ2をP型エピタキシャル層3で埋めることにより、超接合ウエハを作製する。この超接合ウエハに、<001>方向に伸びる第2のトレンチ4を形成し、このトレンチ4をゲート絶縁膜5およびゲート電極6で埋めることにより、トレンチゲート構造を有する半導体素子を作製する。【選択図】図1

Claim (excerpt)：

(100)面またはこれと等価な面を表面とする第1導電型の半導体基板よりなる第1の半導体領域と、前記半導体基板の表面層にて<001>方向に伸び、かつ(010)面と(0-10)面を側面とする複数の第1のトレンチ内に埋め込まれた第2導電型のエピタキシャル層よりなる第2の半導体領域と、前記第1の半導体領域の表面層にて<001>方向に伸びる第2のトレンチと、前記第2のトレンチの内面に沿うゲート絶縁膜と、前記第2のトレンチ内の、前記ゲート絶縁膜の内側に埋め込まれたゲート電極と、を具備し、前記第2のトレンチの幅は隣り合う前記第2半導体領域間の前記第1の半導体領域の幅より広いことを特徴とする半導体素子。

IPC (3)：

H01L 29/78 , H01L 21/336 , H01L 29/12

FI (5)：

H01L29/78 652H , H01L29/78 653A , H01L29/78 658E , H01L29/78 652T , H01L29/78 652D

Patent cited by the Patent：

Cited by examiner (12)

半導体装置および半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平11-307657 Applicant：株式会社デンソー
超接合半導体素子およびその製造方法
Gazette classification：公開公報 Application number：特願平11-237286 Applicant：富士電機株式会社
超接合半導体素子およびその製造方法
Gazette classification：公開公報 Application number：特願平11-308523 Applicant：富士電機株式会社

Show all

Return to Previous Page