特許

J-GLOBAL ID：201603013704475727

半導体装置

発明者： 渡部 平司 ,  志村 考功 ,  細井 卓治 ,  箕谷 周平 ,  中野 佑紀 ,  中村 亮太 ,  中村 孝
出願人/特許権者： ローム株式会社
代理人 (1件)： 特許業務法人あい特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2016-092748
公開番号（公開出願番号）：特開2016-157976
出願日： 2016年05月02日
公開日（公表日）： 2016年09月01日
要約：

【課題】ゲート絶縁膜中の可動イオンを低減することにより、高温動作の安定化を達成することができる、SiC半導体装置を提供する。【解決手段】半導体装置1は、SiCエピタキシャル層3と、SiCエピタキシャル層3に接する酸化シリコン膜を含むゲート絶縁膜9と、ゲート絶縁膜9上に形成されたゲート電極10とを含むMIS構造を有している。MIS構造において、負バイアス温度ストレス試験により得られるC-V曲線のフラットバンド電圧VFB(NBTS)と、正バイアス温度ストレス試験により得られるC-V曲線フラットバンド電圧VFB(PBTS)との差の絶対値で示されるフラットバンド電圧のシフト量ΔVFBが10V以下にする。【選択図】図1

請求項（抜粋）：

SiCからなる半導体層と、 前記半導体層に接する酸化シリコン膜を含むゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極とを含むMIS構造を有し、 負バイアス温度ストレス試験により得られるC-V曲線のフラットバンド電圧VFB(NBTS)と、正バイアス温度ストレス試験により得られるC-V曲線フラットバンド電圧VFB(PBTS)との差の絶対値で示されるフラットバンド電圧のシフト量ΔVFBが10V以下である、半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/336 ,  H01L 21/28

FI (7件)：

H01L29/78 652K ,  H01L29/78 652T ,  H01L29/78 653A ,  H01L29/78 658L ,  H01L29/78 652D ,  H01L21/28 301B ,  H01L21/28 A

Fターム (18件)：

4M104AA03 ,  4M104BB01 ,  4M104BB40 ,  4M104DD03 ,  4M104DD43 ,  4M104DD55 ,  4M104DD63 ,  4M104EE03 ,  4M104EE12 ,  4M104EE16 ,  4M104EE20 ,  4M104FF02 ,  4M104FF04 ,  4M104FF27 ,  4M104GG09 ,  4M104GG10 ,  4M104GG18 ,  4M104HH20

引用特許：

審査官引用 (4件)

• 絶縁膜構造体及びこれを用いた半導体装置
  公報種別：公開公報   出願番号：特願2009-235540   出願人：パナソニック株式会社
• MIS型半導体装置の評価方法
  公報種別：公開公報   出願番号：特願平6-261094   出願人：信越半導体株式会社
• 炭化珪素半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2006-114793   出願人：富士電機ホールディングス株式会社
• 炭化珪素半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2002-041704   出願人：日産自動車株式会社