特許
J-GLOBAL ID：201503062016837677
半導体装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
稲岡 耕作
, 川崎 実夫
, 田村 太知
公報種別：公開公報
出願番号（国際出願番号）：特願2014-248468
公開番号（公開出願番号）：特開2015-073123
出願日： 2014年12月08日
公開日（公表日）： 2015年04月16日
要約：
【課題】チャネル抵抗を低減することができる半導体装置を提供すること。【解決手段】半導体装置は、第1導電型のSiCからなる半導体層と、半導体層の表層部に形成された第2導電型のウェル領域と、ウェル領域の表層部に形成された第1導電型のソース領域と、半導体層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、ゲート絶縁膜を挟んでウェル領域におけるチャネルが形成されるチャネル領域に対向するゲート電極とを含む。ソース領域において、チャネル領域に隣接する所定幅の第1領域の不純物濃度が当該第1領域以外の第2領域の不純物濃度よりも低い。【選択図】図16
請求項（抜粋）：
炭化シリコン基板と、
前記炭化シリコン基板上に形成された酸化シリコン膜と、
前記酸化シリコン膜上に形成された酸窒化アルミニウム膜と、
前記酸窒化アルミニウム膜上に形成され、アルミニウムを含む金属材料からなるゲート電極と、
前記炭化シリコン基板に設けられ、第1導電型のSiCからなる半導体層と、
前記半導体層の表層部に形成された第2導電型のウェル領域と、
前記ウェル領域の表層部に形成された第1導電型のソース領域と、
前記酸化シリコン膜および前記酸窒化アルミニウム膜を含み、前記半導体層上に形成されたゲート絶縁膜とを含み、
前記炭化シリコン基板と前記酸化シリコン膜との界面が水素終端していて、
前記ゲート電極は、前記ゲート絶縁膜を挟んで前記ウェル領域におけるチャネルが形成されるチャネル領域に対向し、
前記ソース領域において、前記チャネル領域に隣接する所定幅の第1領域の不純物濃度が当該第1領域以外の第2領域の不純物濃度よりも低い、半導体装置。
IPC (2件)：
FI (4件)：
H01L29/78 652K
, H01L29/78 652T
, H01L29/78 652B
, H01L29/78 653A
