特許
J-GLOBAL ID：200903001726462552

アクテイブマトリクス型表示装置用フォトマスク及びその製造方法

発明者：
高橋 美朝

高橋 美朝 について

, 
村山 容一

村山 容一 について

, 
毛利 弘

毛利 弘 について

, 
飛田 敦

飛田 敦 について

, 
國吉 正視

國吉 正視 について

, 
伴 清人

伴 清人 について

, 
城戸 秀作

城戸 秀作 について


出願人/特許権者：
大日本印刷株式会社

大日本印刷株式会社 について


代理人 (3件)： 池田 憲保 ,  福田 修一 ,  佐々木 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2004-342782
公開番号（公開出願番号）：特開2006-154122
出願日： 2004年11月26日
公開日（公表日）： 2006年06月15日
要約：
【課題】フォトリゾグラフィ工程の増加を抑えながら信号端子領域をも含めたa-Si層のアイランド化を行い、全体としての寄生容量の増加を抑えることのできるLCD装置の製造方法に用いるフォトマスクを提供すること。【解決手段】ドレイン電極及びソース電極の一部に対応した形状の遮光部と(520-1,520-2)、ドレイン電極及びソース電極のほかの部分、信号配線、信号端子金属電極、引出し線に対応した形状の半透明部(510-1,510-2、510-3、)510-4)とを有するフォトマスク(590-、590-2)。これを用いて、信号配線、信号引出線、信号端子、ドレイン電極の1部、ソース電極の1部となる領域を厚みの薄いレジストパターンで、ドレイン電極及びソース電極が互いに対向する位置からゲート電極幅を超えた短い距離の領域に厚みの比較的厚いレジストパターンを形成することができる。【選択図】図17
請求項（抜粋）：
絶縁基板上に形成されたゲート電極及びゲート配線、ゲート絶縁膜、半導体膜及び金属膜の積層構造上に形成したレジストパターンをマスクとして前記金属膜をエッチングしてドレイン電極、ソース電極、信号配線、信号端子金属電極及び信号配線と信号端子金属電極との引出し線となる金属膜パターンを形成する工程と、前記レジストパターンをリフローして前記金属膜パターン上及び前記ゲート電極上方に位置し少なくとも前記ドレイン電極とソース電極との間の領域を埋めるようにリフローレジストを形成する工程と、前記リフローレジストをパターンとして前記半導体層をエッチングして半導体アイランドをドレイン電極、ソース電極、信号配線、信号端子金属電極、引出し線の下部に形成する工程とを含む表示装置の製造方法における前記レジストパターンの形成に使用されるフォトマスクであって、前記ドレイン電極及びソース電極の一部に対応した形状の遮光部と、前記ドレイン電極及びソース電極のほかの部分、前記信号配線、信号端子金属電極、引出し線に対応した形状の半透明部を有するフォトマスク。
IPC (4件)：
G03F 1/08 ,  H01L 21/027 ,  H01L 21/336 ,  H01L 29/786
FI (3件)：
G03F1/08 A ,  H01L21/30 502P ,  H01L29/78 612D
Fターム (35件)：
2H092JA24 ,  2H092JA26 ,  2H092KA05 ,  2H092MA14 ,  2H092MA17 ,  2H092NA23 ,  2H095BA02 ,  2H095BB02 ,  2H095BC09 ,  5F110AA02 ,  5F110AA16 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE44 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG24 ,  5F110GG45 ,  5F110HK06 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK35 ,  5F110HL07 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110QQ01
引用特許：
出願人引用 (1件) 審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM