特許
J-GLOBAL ID:200903008657820756
半導体装置及びその製造方法
発明者:
,
,
,
,
,
,
出願人/特許権者:
,
代理人 (11件):
前田 弘
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 井関 勝守
, 関 啓
, 杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2005-355808
公開番号(公開出願番号):特開2007-142347
出願日: 2005年12月09日
公開日(公表日): 2007年06月07日
要約:
【課題】微細化及び高速化が可能な半導体装置に必要なNi合金シリサイド層を形成する際に、所望の耐熱性を持つシリサイドを所望の領域に形成できるようにする。【解決手段】半導体基板100上にゲート電極103A及び103Bを形成した後、半導体基板100におけるゲート電極103Aの両側及びゲート電極103Bの両側にそれぞれソース・ドレイン領域となる高濃度不純物拡散層109A及び109Bを形成する。ゲート電極103A上及び高濃度不純物拡散層109A上に第1のニッケル合金シリサイド層113を形成する。ゲート電極103B上及び高濃度不純物拡散層109B上に第2のニッケル合金シリサイド層117を形成する。ニッケル合金シリサイド層113及び117をそれぞれ形成する工程において、半導体基板100上にニッケル合金膜及びニッケル膜を順次堆積した後に熱処理を行う。【選択図】図5
請求項(抜粋):
シリコンを含有する半導体基板上にゲート電極を形成する工程と、
前記半導体基板における前記ゲート電極の両側にソース・ドレイン領域を形成する工程と、
前記ゲート電極上及び前記ソース・ドレイン領域上の少なくとも一方にニッケル合金シリサイド層を形成する工程とを備え、
前記ニッケル合金シリサイド層を形成する工程において、前記半導体基板上にニッケル合金膜及びニッケル膜を順次堆積した後に熱処理を行うことを特徴とする半導体装置の製造方法。
IPC (7件):
H01L 29/78
, H01L 21/336
, H01L 21/28
, H01L 21/823
, H01L 27/06
, H01L 27/092
, H01L 21/82
FI (6件):
H01L29/78 301P
, H01L21/28 301S
, H01L27/06 102A
, H01L27/08 321F
, H01L27/08 321D
, H01L21/82 F
Fターム (90件):
4M104AA01
, 4M104AA03
, 4M104BB01
, 4M104BB04
, 4M104BB21
, 4M104BB38
, 4M104CC01
, 4M104CC05
, 4M104DD02
, 4M104DD22
, 4M104DD37
, 4M104DD79
, 4M104DD80
, 4M104DD84
, 4M104DD91
, 4M104EE09
, 4M104EE16
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104GG19
, 4M104HH20
, 5F048AA00
, 5F048AA01
, 5F048AB01
, 5F048AC01
, 5F048AC03
, 5F048BA01
, 5F048BA14
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BB10
, 5F048BB12
, 5F048BB13
, 5F048BB15
, 5F048BC06
, 5F048BF06
, 5F048BG13
, 5F048DA23
, 5F048DA25
, 5F064CC09
, 5F064EE22
, 5F064EE26
, 5F064EE35
, 5F064FF04
, 5F064FF27
, 5F064FF30
, 5F064FF32
, 5F064FF45
, 5F064GG07
, 5F140AA01
, 5F140AA39
, 5F140AB01
, 5F140AB03
, 5F140BA01
, 5F140BF01
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BF19
, 5F140BF21
, 5F140BF29
, 5F140BF37
, 5F140BF38
, 5F140BG08
, 5F140BG12
, 5F140BG30
, 5F140BG34
, 5F140BG44
, 5F140BG45
, 5F140BG52
, 5F140BG53
, 5F140BG56
, 5F140BH15
, 5F140BJ01
, 5F140BJ08
, 5F140BJ09
, 5F140BJ11
, 5F140BJ19
, 5F140BK02
, 5F140BK13
, 5F140BK21
, 5F140BK29
, 5F140BK34
, 5F140BK38
, 5F140BK39
, 5F140CB04
, 5F140CF04
引用特許:
出願人引用 (1件)
-
米国特許第6689688号公報(“Method And Device Using Silicide Contacts For Semiconductor Processing”, Paul Raymond Besser, 2004/Feb/10)
審査官引用 (8件)
全件表示
前のページに戻る